SU1624529A1 - Многофункциональный регистр - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах хранени  и обработки информации . Целью изобретени   вл етс  повышение быстродействи  многофункционального регистра в режиме суммировани . Регистр позвол ет реализовать различные логические, арифметические и специальные функции. Каждый разр д 1 регистра содер- жит RS-триггер 2, семь элементов И 3-9, два элемента ИЛИ 10-11, два элемента ИЛИ- НЕ 12-13, элемент НЕ 14. элемент НЕ 15 с увеличенной задержкой, элемент И-НЕ 16 и элемент ИЛИ-НЕ 17с увеличенной задержкой . Дл  достижени  поставленной цели в каждый разр д регистра введены элементы 11, 13, 16 и 17 и выполнены необходимые св зи между ними и другими элементами каждого разр да регистра. 2 ил. Ё

Description

СХ NJ

СЛ Ю Ю

Фиг. 2

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах хранени  и обработки информации .

Цель изобретени  - повышение быстродействи  многофункционального регистра в режиме суммировани .

На фиг. 1 представлена структурна  схема многофункционального регистра; на фиг. 2 - схема одного его разр да.

Многофункциональный регистр в каждом разр де 1 содержит RS-триггер 2, семь элементов И 3-9, два элемента ИЛИ 10-11, два элемента ИЛИ-НЕ 12-13, элемент НЕ 14, элемент НЕ 15 с увеличенной задержкой , элемент И-НЕ 16 и элемент ИЛИ-НЕ 17 с увеличенной задержкой. Пр мой и инверсный выходы RS-триггера 2  вл ютс  первым 18 и вторым 19 выходами данного разр да 1.

На фиг. 1 и 2 показаны также первый 20 и второй 21 последовательные и параллельный 22 информационные входы регистра, входы управлени  сдвигом в сторону старших 23 и младших 24 разр дов регистра, вход управлени  параллельным вводом информации 25, входы управлени  операци ми конъюнкции 26, запрета по первому операнду 27, Дизьюнкции 28 и суммировани  29 регистра.

Первый 12 и второй 13 элементы ИЛИ- НЕ, элемент НЕ 15 с увеличенной задержкой и элемент ИЛИ-НЕ 17 с увеличенной задержкой разр дов 1 предназначены дл  формировани  кратковременных импульсов . Основное назначение элемента НЕ 15 с увеличенной задержкой и элемента ИЛИ- НЕ 17 с увеличенной задержкой - кратковременное хранение информации, полученной с выходов элементов И 6, 7 и 8. Формирование импульсов на выходе первого элемента ИЛИ-НЕ 12 происходит по срезу входного сигнала, поступающего с выхода шестого элемента И 8. Формирование импульса на выходе второго элемента ИЛИ-НЕ 13 происходит по срезу сигналов, поступающих с выходов четвертого 6, либо п того 7 элементов И. При поступлении единичного информационного сигнала на первый вход первого элемента ИЛИ-НЕ 12 и на вход элемента НЕ 15 с увеличенной задержкой , первый элемент ИЛИ-НЕ 12 удерживаетс  в закрытом состо нии. После прекращени  информационного сигнала на обоих входах первого элемента ИЛИ-НЕ 12 устанавливаютс  открывающие его сигналы . Элемент находитс  в открытом состо нии , пока на выходе элемента НЕ 15 с увеличенной задержкой на установитс  единичный сигнал, закрывающий первый

элемент ИЛИ-НЕ 12. При этом на выходе последнего формируетс  кратковременный импульс, который подаетс  на S-вход RS-триггера 2 и осуществл ет его переключение в единичное состо ние. На выходе второго элемента ИЛИ-НЕ 13 аналогично происходит формирование кратковременного импульса, который подаетс  на R-вход RS-триггера 2 и осуществл ет его переключение в нулевое состо ние. Длительность кратковременного импульса ги должна быть не менее задержки переключени  триггера 2 - т.т, т. е. .ь tT. Таким образом, врем  задержки элемента НЕ 15 с увеличенной

задержкой и элемента ИЛИ-НЕ с увеличенной задержкой определ етс  тз т,т + тэ , где -задержка элементов ИЛИ-НЕ 12 или 13. Чтобы исключить искажение длительности ти на выходах первого 12 и второго 13

элементов ИЛИ-НЕ требуетс , чтобы сигналы на выходах четвертого б, п того 7 и шестого 8 элементов И имели крутые срезы.

Все логические функции в многофункциональном регистре выполн ютс  на основе характеристического уравнени  RS-триггера

Qn+ 1 SvRQn .

Будем считать, что величина X находитс  в регистре, а на выходе первого элемента

ИЛИ 10 каждого разр да 1 находитс  величина Y.

Если единичный сигнал подать на вход

26управлени  операцией конъюнкции регистра , то предыдущее уравнение примет вид:

Qn+ , QvYX, т. е. Qn+ 1 YX. Срабатывание RS-триггера 2 каждого разр да 1 произойдет по срезу сигнала Y, либо управл ющего сигнала на входе 26 управлени  операцией конъюнкции, и в регистре будет записана

величина YX.

Если единичный сигнал подать на вход

27управлени  операцией запрета по первому операнду регистра, то уравнение примет

вид:-

Qn+1 Ov(XY)X, т. е. Qn+i YX,

и в регистр будет записана величина YX. Если единичный сигнал подать на вход

28управлени  операцией дизъюнкции, то управление примет вид:

0Оп-м YXVOX, т. е. Qn-м Y v X.

Если единичный сигнал одновременно подавать на управл ющие входы 27 и 28 регистра, то (ение примет вид:

Qn+ 1 YXV(YX)X, т. е. Qn+ 1 YX v YX, 5 Последнее выражение описывает сложение по модулю два величин X и Y.

Если единичные сигналы одновременно подать на управл ющие входы 26 и 28 регистра , то уравнение примет вид:

Qn+i YX V YX, т. e. Q,vH Y.

Многофункциональный регистр в разных режимах работает следующим образом.

Рассмотрим, как происходит обнуление регистра. С этой целью на управл ющий вход 26 подаетс  единичный импульс длительностью не менее тз + гэ . Поскольку на остальных управл ющих входах регистра установлены низкие уровни потенциала, то на выходе первого элемента ИЛИ 10 будет установлен О. Согласно описанному принципу действи  управл ющего сигнала с входа 26 регистра на заднем фронте этого сигнала в регистр будет записан результат конъюнкции О на выходе первого элемента ИЛИ 10 и содержимого RS-триггера 2 каждого разр да 1, т. е. произойдет обнуление регистра.

Дл  параллельного ввода информации в регистр код подаетс  на информационные входы 221 - 22П разр дов 1 регистра.

Ввод можно осуществить двум  способами . При вводе информации первым способом регистр необходимо предварительно обнулить. Единичные управл ющие сигналы подаютс  на входы 25, 27 и 28. Действием управл ющего сигнала на входе 25 информационный сигнал устанавливаетс  на выходе третьего элемента И 5 и затем на выходе первого элемента ИЛИ 10 каждого разр да 1. Согласно описанному принципу одновременного действи  управл ющих сигналов на входах 27 и 28 регистра по срезу информационного сигнала в регистр будет записан результат сложени  по модулю два содержимого триггера 2 каждого разр да 1 (т. е. О) и информационного сигнала на выходе первого элемента ИЛИ 10 каждого разр да 1, т. е, в регистр будет записан код.

Дл  параллельного ввода информации в регистр вторым способом не об зательно предварительно его обнул ть. Единичные управл ющие сигналы подаютс  на входы 25, 26 и 28 регистра. Под действием управл ющего входа 25 регистра информационный сигнал с входов 22i - 22П будет установлен на входе третьего элемента И 5 и затем на выходе первого элемента ИЛИ 10 каждого разр да 1. Согласно описанному принципу одновременного действи  управл ющих сигналов на входах 26 и 28 регистра по срезу информационного сигнала в регистр будет записана переменна  Y. Следовательно , код будбт записан в регистр.

Сдвиг кода в сторону старших разр дов осуществл етс  совокупностью управл ющих сигналов, которые подаютс  на входы 23, 26 и 28. После подачи управл ющих сигналов открываетс  первый элемент И 3, а

затем первый элемент ИЛИ 10. В результате сигнал с предыдущего (младшего) разр да поступает через первый последовательный информационный вход 20 каждого разр да 5 1 на выход первого элемента ИЛИ 19 каждого разр да 1. После прекращени  действи  управл ющих сигналов в регистре выполн етс  логическа  функци  переменной Y и логическое значение на выходе первого эле10 мента ИЛИ 10 каждого разр да 1 запишетс  в RS-триггер 2 каждого разр да 1. Следовательно , произойдетсдвиг в сторонустарших разр дов. Длительность управл ющих сигналов должна быть не менее 6 гср .

5 Сдвиг кода в сторону младших разр дов осуществл етс  аналогично предыдущему. Сдвиг осуществл етс  совокупностью управл ющих сигналов, которые подаютс  на входы 24, 26 и 28. При этом (в отличие от

0 предыдущей операции) открываетс  второй элемент И 4.

Двоичный счет осуществл етс  подачей управл ющих сигналов в течение всего процесса счета на управл ющие входы 23, 27 и

5 28. Счетные импульсы подаютс  на первый последовательный информационный вход 20i регистра.

Действием управл ющего сигнала на входе 23 содержимое RS-триггера 2 каждо0 го разр да 11, кроме последнего, будет подаватьс  через выход 17 данного разр да 1| и информационный вход 20м-1 следующего (старшего) разр да 1|-и на выход первого элемента ИЛИ 10 старшего разр да 1|-м.

5 Согласно описанному принципу одновременного действи  управл ющих сигналов на входах 27 и 28 по срезу информационного сигнала на выходе первого элемента ИЛИ 10 в RS-триггер 2 будет

0 записан результат сложени  по модулю два. Следовательно, действие управл ющих сигналов на входах 23, 27 и 28 реализует структуру двоичного счетчика.

Сложение двух двоичных операндов X и

5 Y происходит следующим образом.

Предварительно в регистр вводитс  операнд X первым или вторым способом параллельного ввода информации.

Дл  функционировани  регистра в ре0 жиме суммировани  управл ющие сигналы следует подать на управл ющие входы 27, 28 29 регистра, а код операнда Y - на входы 221 - 22л регистра. При подаче управл ющего сигнала на вход 29 элемент Й-НЕ 16 и

5 второй элемент ИЛИ 11 формируют на выходе седьмого элемента И 9 разр да логическую величину, котора   вл етс  результатом сложени  по модулю два информационного сигнала YI на входе 22i и

содержимого в предыдущем (младшем) разр де 1i-i сигнала Хи на входе 20 разр да 1|. Результат сложени  по модулю два повтор етс  на выходе первого элемента ИЛИ 10.

Если в младшем разр де 1м записан О, то на выходе первого элемента ИЛИ 10 разр да 11 будет повторен сигнал с входа 22 данного разр да 1|. Следовательно, на заднем фронте сигнала YI в RS-триггер 2 разр да 1| будет записан результат сложени  по модулю два величин Х| и YI. Если же в младшем разр де 1м записана 1, то формирование заднего фронта сигнала на выходе первого элемента ИЛИ 10 разр да 1| произойдет в результате переднего фронта сигнала YI,

Следовательно, запись в RS-триггер 2 разр да 1i результата сложени  по модулю два величин Xi и YI произойдет по фронту сигнала Y. После сн ти  сигнала Y на выходе первого элемента ИЛИ 10 установитс  1 под действием входа 20|.

Сигналом переноса с младшего разр да 1м  вл етс  переключение логических уровней на выходе 18м с 1 в О. В этом случае переключение повтор етс  на входе 20 разр да 1i и, соответственно, на выходе первого элемента ИЛИ 10, что приводит к срабатыванию RS-триггера 2 разр да 1|. В свою очередь, переключение с 1 в О на выходе 18i  вл етс  сигналом переноса в следующий (старший) разр д IH-L

Сравнение времени выполнени  операции суммировани  в данном регистре и в прототипе произведем следующим образом . Оценим врем  установлени  всех процессов в регистрах после среза сигнала, соответствующего операнду Y. дл  случа , требующего максимального времени, т. е. когда в каждом разр де регистра записана 1 и прибавление единицы в младшем разр де приводит к переносу во всех разр дах регистра.

В первом (младшем) разр де регистра- прототипа процесс суммировани  завершаетс  в момент возникновени  заднего фронта импульса переноса, т, е. через 12 гср времени после среза сигнала операнда Y. В каждом следующем разр де регистра- прототипа процесс завершаетс  через

11гср времени после заднего фронта импульса переноса из предыдущего (младшего ) разр да. Полное врем  завершени  процесса в регистре-прототипе составл ет

12гср + (п - 1).11 гср, где п - количество разр дов в регистре.

В первом (младшем) разр де 1 предлагаемого регистра процесс суммировани  за- вершаетс  в момент завершени 

переключени  на выходе 19i, т. е. через 7 гср после среза сигнала, соответствующего операнду Y. Однако сигналом переноса в следующий (старший) разр д 1  вл етс 

переключение на выходе 18i с Г в О, которое возникает через 6 гср после среза сигнала операнда Y. В каждом следующем (старшем) разр де 1| предлагаемого регистра сигнал переноса будет формироватьс 

0 через б гср времени после поступлени  сигнала переноса из предыдущего (младшего) разр да 1м. Следовательно, на выходе 18п предлагаемого регистра состо ние установитс  через В Гср п.

5

Claims (1)

1. Формула изобретени  Многофункциональный регистр, содержащий в каждом разр де RS-триггер, семь элементов И, первый элемент ИЛИ, первый 0 элемент ИЛИ-НЕ, элемент НЕ и элемент НЕ с увеличенной задержкой, причем пр мой и инверсный выходы RS-триггера  вл ютс  первым и вторым выходами данного разр да , выходы первого и второго элементов И

   5

   соединены с первым и вторым входами первого элемента ИЛИ, первый вход первого элемента И каждого разр да, кроме первого , соединен с пр мым выходом RS-триггера предыдущего разр да, а первый вход

   0 первого элемента И первого разр да  вл етс  первым последовательным информационным входом регистра, первый вход второго элемента И каждого разр да, кроме последнего, соединен с пр мым выходом

   5 RS-триггера последующего разр да, первый вход второго элемента И последнего разр да  вл етс  вторым последовательным информационным входом регистра, вторые входы первого и второго элементов

   0 и  вл ютс  входами управлени  сдвигом соответственно в сторону старших и младших разр дов регистра, третий вход первого элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого

   5  вл етс  параллельным информационным входом данного разр да, а второй вход  вл етс  входом управлени  параллельным вводом информационного регистра, первый вход четвертого элемента И  вл етс  вхо0 дом управлени  операцией конъюнкции регистра , выход первого элемента ИЛИ соединен с первыми входами п того и шестого элементов И и входом элемента НЕ, выход которого соединен с вторым входом

   5 четвертого элемента И, пр мой и инверсный выходы RS-триггера соединены с вторыми входами п того и шестого элементов И, третьи входы п того и шестого элементов И  вл ютс  соответственно входами управлени  операци ми запрета по первому операнду и дизъюнкции регистра, первый вход седьмого элемента И  вл етс  входом управлени  выполнением операции суммировани  регистра, отличающийс  тем, что, с целью повышени  быстродействи  регистра в режиме суммировани , в каждый разр д регистра введены второй элемент ИЛИ-НЕ, элемент И-НЕ, второй элемент ИЛИ и элемент ИЛИ-НЕ с увеличенной задержкой , причем выход шестого элемента И соединен с первым входом первого элемента ИЛИ-НЕ и входом элемента НЕ с увеличенной задержкой, выход которого соединен с вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с S- входом RS-триггера, R-вход которого соединен с выходом второго элемента

   ИЛИ-НЕ, первый вход которого соединен с выходом п того элемента И и с первым входом элемента ИЛИ-НЕ с увеличенной задержкой , выход которого соединен с

   вторым входом второго элемента ИЛИ-НЕ, третий вход которого соединен с выходом четвертого элемента И и с вторым входом элемента ИЛИ-НЕ с увеличенной задержкой , четвертый вход первого элемента ИЛИ

   соединен с выходом седьмого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с первыми входами третьего элемента И и элемента И-НЕ, выход которого соединен с третьим входом седьмого элемента И, вторые входы второго элемента ИЛИ и элемента И-НЕ соединены с первым входом первого элемента И.

   .Ъ