SU1550609A1 - Программируемое устройство формировани сигнала - Google Patents

Программируемое устройство формировани сигнала Download PDF

Info

Publication number
SU1550609A1
SU1550609A1 SU884438185A SU4438185A SU1550609A1 SU 1550609 A1 SU1550609 A1 SU 1550609A1 SU 884438185 A SU884438185 A SU 884438185A SU 4438185 A SU4438185 A SU 4438185A SU 1550609 A1 SU1550609 A1 SU 1550609A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
output
exclusive
signal
Prior art date
Application number
SU884438185A
Other languages
English (en)
Inventor
Евгений Иванович Верещак
Агнесса Петровна Ермолаева
Сергей Георгиевич Николаев
Original Assignee
Предприятие П/Я А-3325
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3325 filed Critical Предприятие П/Я А-3325
Priority to SU884438185A priority Critical patent/SU1550609A1/ru
Application granted granted Critical
Publication of SU1550609A1 publication Critical patent/SU1550609A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в вычислительной технике и цифровой автоматике. Целью изобретени   вл етс  расширение области использовани  путем введени  раздельного программировани  задержек переднего и заднего фронтов и повышение быстродействи . Устройство содержит входную шину 1, генератор 2, задатчик 3 кода, счетчик 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и выходную шину 7. Введение счетного триггера 5 и выполнение задатчика 3 кода управл емым, а счетчика 4 реверсивным с предварительной записью позвол ет независимо программировать задержку переднего и заднего фронтов сигнала, а следовательно, производить одновременно задержку сигнала и формирование его длительности, а также повысить быстродействие устройства за счет отсутстви  элемента сравнени . 2 ил.

Description

3155
Изобретение относитс  к импульсной технике и может быть использовано при реализации в вычислительной тех- нике и цифровой автоматике, а именно в области преобразовани  сигнала.
Целью изобретени   вл етс  расширение области применений за счет обеспечени  раздельного программировани  задержек переднего и заднего фронтов сигнала, а также повышение быстродействи .
На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 - временна  диаграмма работы устройства.
Программируемое устройство формировани  сигнала содержит входную шину 1, генератор 2, задатчик 3 кода, реверсивный счетчик Ц с предвари- тельной установкой по шине данных, счетный триггер 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и выходную шину 7, причем первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 соединен с входной шиной 1, выход генератора 2 соединен с входом Обратный счет счетчика k, при этом
информационные входы и вход предварительной записи счетчика k соединены соответственно с выходами задат- чика 3 кода и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, и выход заема счетчика k соединен с С-входом триггера 5, причем пр мой выход триггера 5 соединен с первым управл ющим входом задатчика 3, вторым входом элемента ИСКЛЮЧАЮ- ЩЕЕ ИЛИ 6 и выходной шиной 7, инверсный выход триггера 5 соединен со вторым входом задатчика 3.
В качестве задатчика 3 кода может использоватьс  любой многоразр дный коммутатор, управл емый сигналами с выходов триггера 5 (например, мультиплексор 533КП11 или два регистра с третьим состо нием 533ИР16 и др).
В качестве счетчика , триггера 5 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 применены соответственно микросхемы 533ИЕ7, 533ТВ6 и 533ЛП5.
Устройство работает следующим образом .
Пока логические уровни сигнала на входной (фиг. 2а) и выходной (фиг. 26) шинах 1 и 7 равны, счетчик k находитс  в режиме записи кода задержки (фиг. 2г), при этом, если триггер 5 находитс  в состо нии О, записываетс  код задержки переднего фронта,
а при состо нии 1 - код задержки заднего фронта (фиг. 2г). При изменении уровн  входного сигнала на выходе элемента 6 по вл етс  импульс (фиг. 2в), который переключает счетчик в режим счета. Через промежуток времени, пропорциональный коду задержки , счетчик k вырабатывает сигнал Заем (фиг. 2е), который переводит триггер 5 в противоположное состо ние (фиг. 2б). При этом логические уровни на входной и выходной шинах 1 и 7 сравниваютс , и счетчик k переходит в режим записи кода (фиг. 2г). Таким образом, фронт выходного сигнала задерживаетс  относительно фронта входного сигнала на врем , пропорциональное коду задержки Т1, Т2 (фиг. 2). Необходимо также учитывать, что если длительность входных сигналов по уровн м О и 1 меньше времени задержки по соответствующим уровн м, то устройство не воспринимает их и не измен ет состо ни  выход- Ной шины, что эквивалентно отсечке дребезга по фронтам (фиг. 2д).

Claims (1)

  1. Формула изобретени 
    Программируемое устройство формировани  сигнала, содержащее генератор , счетчик, задатчик кода и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с входной шиной устройства, а второй вход - с выходной шиной устройства, отличающеес  тем, что, с целью расширени  области применени  за счет раздельного программировани  задержек переднего и заднего фронтов выходного импульса и повышени  быстродействи , в него введен счетный триггер, при этом задатчик кода выполнен управл емым , а счетчик - реверсивным с предварительной записью, пр мой выход счетного триггера соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым управл ющим входом задатчика кода, с вторым управл ющим входо которого соединен инверсный выход триггера, С-вход которого соединен с выходом заема счетчика, вход обратного счета, вход предварительной за- писи и информационные входы которого соединены, соответственно, с выходами генератора, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и эадатчика кода.
    фиг, 2
SU884438185A 1988-06-09 1988-06-09 Программируемое устройство формировани сигнала SU1550609A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884438185A SU1550609A1 (ru) 1988-06-09 1988-06-09 Программируемое устройство формировани сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884438185A SU1550609A1 (ru) 1988-06-09 1988-06-09 Программируемое устройство формировани сигнала

Publications (1)

Publication Number Publication Date
SU1550609A1 true SU1550609A1 (ru) 1990-03-15

Family

ID=21380335

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884438185A SU1550609A1 (ru) 1988-06-09 1988-06-09 Программируемое устройство формировани сигнала

Country Status (1)

Country Link
SU (1) SU1550609A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 782139, кл. Н 03 К 5/153, 1978. Авторское свидетельство СССР Н1 1358079, кл. Н 03 К 5/153, 5/13, 1986. *

Similar Documents

Publication Publication Date Title
FR2189796B1 (ru)
SU1550609A1 (ru) Программируемое устройство формировани сигнала
JPS62284518A (ja) 集積回路
JP2620391B2 (ja) 遅延回路
RU1797115C (ru) Устройство дл умножени частоты
SU805411A1 (ru) Регистр на тиристорных логическихэлЕМЕНТАХ
RU1797114C (ru) Устройство дл умножени частоты
SU1587504A1 (ru) Устройство программного управлени
SU1575297A1 (ru) Устройство дл контрол последовательности импульсов
SU1142822A1 (ru) Таймер
SU1695386A1 (ru) Цифровое устройство задержки
SU1254482A1 (ru) Устройство дл формировани адреса команд
SU961151A1 (ru) Недвоичный синхронный счетчик
RU2006969C1 (ru) Устройство для записи информации в регистр сдвига
SU824191A1 (ru) Устройство дл задержки сигналов
SU1541587A2 (ru) Таймер
SU832598A1 (ru) Буферное запоминающее устройство
SU1183979A1 (ru) Устройство для сбора информации о работе процессора
SU1081803A1 (ru) Счетчик
RU1795463C (ru) Устройство дл контрол правильности выполнени последовательности команд в программе
SU1624529A1 (ru) Многофункциональный регистр
SU398988A1 (ru) Устройство для управления печатающим механизмом
SU708347A1 (ru) Устройство дл сравнений двоичных чисел с допусками
RU2028728C1 (ru) Делитель частоты следования импульсов
SU1202045A1 (ru) Устройство задержки