SU1603533A1 - Устройство дл имитации искажений двоичного сигнала - Google Patents
Устройство дл имитации искажений двоичного сигнала Download PDFInfo
- Publication number
- SU1603533A1 SU1603533A1 SU884612199A SU4612199A SU1603533A1 SU 1603533 A1 SU1603533 A1 SU 1603533A1 SU 884612199 A SU884612199 A SU 884612199A SU 4612199 A SU4612199 A SU 4612199A SU 1603533 A1 SU1603533 A1 SU 1603533A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- binary signal
- distortions
- input
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Изобретение относитс к технике передачи дискретных сообщений и может использоватьс при построении контрольно-измерительной аппаратуры. Целью изобретени вл етс повышение точности имитации искажений путем формировани двоичного сигнала с заданными законом распределени и параметрами закона распределени случайных краевых искажений. Устройство дл имитации искажений двоичного сигнала содержит генератор 1 тактовых импульсов, первый счетчик 2, датчик 3 комбинаций, D-триггер 4. Цель достигаетс введением второго счетчика 5, программируемого запоминающего блока 6 и компаратора 7. Заданный закон или параметры закона распределени случайных краевых искажений могут быть изменены путем записи в программируемый запоминающий блок 6 новых соответствующих кодов. 1 ил.
Description
05
о со сд
со со
Изобретение относитс к технике передачи дискретных сообщений и может быть испшьзоэано при построении контрольно-измерительной аппаратуры. Цель изобретени - повьшение точности имитации-;-искажений путем формирований двоичного сигнала с задан- I ными законом распределени и парамет- I рами закона распределени случайных : краевых искажений,
I На чертеже приведена структурна :электрическа схема устройства. : Устройство содержит генератор 1 ;тактовых импульсов, первый счетчик 2, Сдатчик 3 комбинаций, D-триггер 4, i второй счетчик 5, программируемый запоминающий блок б и компаратор 7„ i Устройство дл имитации искажений ;двоичного сигнала работает следующим ;образом.
; Импульсы с выхода генератора 1 тактовых импульсов поступают на вход счетчика 2 с коэффициентом пересчета п. С выхода счетчика 2 импульсы подаютс на .датчик 3 комбинаций, в котором формируютс требуемш комбинации двоичного сигнала (случайные кодовые комбинации, детерминированные кодовые комбинации, комбинации типа точки). Одновременно с этим мпулъсы с выхода счетчика 2 постугш- рт на вход счетчика 5 и своим спадом Перевод т счетчик 5 в следующее состо ние , определ ющее адрес очередной Ячейки па.м ти программируемого запоминающего блока 6. В каждую чейку пам ти программируемого запоминающего блока б записан код случайных дискретных сигналов, совокупность которых определ ет закон и параметры за- JCOHS распределени случайных краевых искажений. Коэффихщент пересчета счетчика 5 равен т что соответствует числу чеек пам ти запоминающего бло-. ка 6 С выхода программируемого запоминающего блока 6 сигналыг соответствующе в данный отрезок времени чейки пам ти (где i. 1,2,...,,m - номер очередной чейки па.м ти), поаютс на первые входы комаратора 7, на вторые входы которого подаютс сигналы с разр дных выходов счетчика 2о При совпадении сигна юв, подаваеых на.компаратор 7 с i-й чейки ам ти программируемого запо1чинагощегс; лока бэ с сигналами, подаваемыми с
разр дных выходов счетчика 2 на k-м шаге тактовой частоты генератора 1 тактовых импульсов (где k - 1 2 .. п), на выходе компаратора 7 по вл етс короткий импульс, который переводит триггер 4 в состо ние, совпадающее с состо нием на его D-входе, которое определ етс выходным состо нием датчика 3 комбинаций.
Срабатывание компаратора 7 на k-м шаге тактовых импульсов означает, что на вькоде устройства имитации искажений двоичного сигнала фронт
испытательного сигнала (импульса) задержан или спад начнетс раньше ровно на k периодов тактовой частоты , причем задержка фронта и опережение спада испытательного сигнала
происходит на независимо друг от друга врем , определ емое в каждом конкретном случае кодом сигнала, записанного в i-й чейке пам ти программируемого запоминающего блока 6.
Заданный закон или параметры закона распределени случайных краевых искажений могут быть изменены,: путем записи в программируемый запоЫинаю- щий блок б новых соответствующих коДовФормула
и 3 о б р е т
е н и
Устройство дл имитации искажений
двоичного сигнала, содержащее генератор тактовых импульсов, первый счет- чик, датчик комбинаций и D-триггер, отличающеес тем, что, с целью повышени точности имитации
искажений путем формировани двоичного сигнала с заданными законом распределени и параметрами закона распределени случайных краевых искажений , в него введены последовательно
соединенные второй счетчик, програм- мируемьй запоминаюпщй блок и компаратор , выход которого подключен к тактовому входу D-триггвра, выход генератора тактовых импульсов соединен с
° ° ° первого счетчика, первый выход которого подключен к второму входу компаратора, а второй его выход - к входу второго счетчика и к входу датчика комбинаций, выход которого
соединен с информационным входом
D-триггера, а выход D-триггера вл етс выходом устройства.
Claims (1)
- Формула изобретенияУстройство для имитации искажений двоичного сигнала, содержащее генератор тактовых импульсов, первый счетчик, датчик комбинаций и D-триггер, отличающееся тем, что, с целью повышения точности имитации искажений путем формирования двоичного сигнала с заданными законом распределения и параметрами закона распределения случайных краевых искажений, в него введены последовательно соединенные второй счетчик, программируемый запоминающий блок и компаратор, выход которого подключен к тактовому входу D-триггера, выход генератора тактовых импульсов соединен с входом первого счетчика, первый выход которого подключен к второму входу компаратора, а второй его выход к входу второго счетчика и к входу датчика комбинаций, выход которого соединен с информационным входом D-триггера, а выход D-триггера является выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884612199A SU1603533A1 (ru) | 1988-12-04 | 1988-12-04 | Устройство дл имитации искажений двоичного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884612199A SU1603533A1 (ru) | 1988-12-04 | 1988-12-04 | Устройство дл имитации искажений двоичного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1603533A1 true SU1603533A1 (ru) | 1990-10-30 |
Family
ID=21412397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884612199A SU1603533A1 (ru) | 1988-12-04 | 1988-12-04 | Устройство дл имитации искажений двоичного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1603533A1 (ru) |
-
1988
- 1988-12-04 SU SU884612199A patent/SU1603533A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 684760, КЛ-. Н 04 L 11/08, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1991003014A3 (en) | Method and apparatus for high precision weighted random pattern generation | |
JPS6484342A (en) | Test circuit for integrated circuit | |
US4855681A (en) | Timing generator for generating a multiplicty of timing signals having selectable pulse positions | |
SU1603533A1 (ru) | Устройство дл имитации искажений двоичного сигнала | |
TW359828B (en) | Memory tester APG with flexible Z register programming | |
SU1679643A1 (ru) | Устройство для имитации дроблений двоичного сигнала | |
SU832565A1 (ru) | Устройство дл испытани логичес-КиХ блОКОВ | |
SU1723656A1 (ru) | Программируема лини задержки | |
SU951318A2 (ru) | Имитатор дискретного канала св зи | |
SU1273909A1 (ru) | Генератор последовательности @ -чисел Фибоначчи | |
SU1310872A1 (ru) | Устройство дл контрол знаний обучаемых | |
SU888126A1 (ru) | Устройство дл формировани тестов в многорегистровых кодах | |
SU1322431A1 (ru) | Генератор псевдослучайных кодов | |
SU1483479A1 (ru) | Устройство дл контрол знаний обучаемых | |
SU1166120A1 (ru) | Устройство дл контрол цифровых узлов | |
RU1809525C (ru) | Устройство задержки | |
SU824083A1 (ru) | Устройство дл контрол логическихСХЕМ | |
SU1453437A1 (ru) | Имитатор радиосигналов | |
SU1075267A2 (ru) | Имитатор дискретного канала св зи | |
US4180793A (en) | PSK pulse synthesizer | |
SU1218485A1 (ru) | Устройство синхронизации источников сейсмических сигналов | |
SU457175A1 (ru) | Формирователь временного интервала | |
SU1056191A1 (ru) | Стохастический преобразователь | |
SU1550603A1 (ru) | Генератор сигналов специальной формы | |
SU773939A1 (ru) | Устройство дл имитации двоичного канала св зи |