SU824083A1 - Устройство дл контрол логическихСХЕМ - Google Patents

Description

Изобретение относится к электроизмерительной технике и может быть использовано для проверки работы логических' схем цифровых объектов автоматики и вычислительной техники.

Известны устройства, содержащие ⁵ дискриминатор, синхронизатор, блоки стробирования, блок индикации, элемент задержки, RS-триггер, переключатель и логические элементы .

Недостаток известных устройств заключается в их сложности.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля логических схем, содержащее двоичный счетчик, двухзвенные декодирующие сетки, суммирующие усилители и задающий генератор ^2~j .

Недостаток данного устройства за- jg ключается в низкой точности и низкой чувствительности.

Цель изобретения - повышение точности и чувствительности.

Поставленная цель достигается тем, что в известное устройство, содержащее двоичный счетчик, задающий генератор, первый и второй суммирующие усилители, первую и вторую двухзвен⁵ ные декодирующие сетки, выходы которых соединены с первыми входами соответственно первого и второго суммирующих усилителей, выходы которых подключены соответственно к первой и второй выходным клеммам, введены кольцевой счетчик, первый и второй интеграторы, логический ключ и шифратор, причем выход задающего генератора соединен со входом кольцевого счетчика, выходы первого и третьего разрядов которого подключены соответственно к прямому и инверсному входам первого интегратора, выход которого подключен ко второму входу первого суммирующего усилителя, выходы второго и четвертого разрядов кольце<· * „ вого счетчика через логический ключ соединены соответственно с прямым и инверсным входами второго интегратора, выход которого подключен ко второму входу второго суммирующего усилителя, выход четвертого разряда кольцевого счетчика соединен со входом двоичного счетчика,выходы первого и второго разрядов которого соединены со входами первой двухзвенной декодирующей сетки и с соответствующими входами шифратора, а выходы третьего и четвертого разрядов двоичного счетчика соединены со входами второй двухзвенной декодирующей сетки и с соответствующими входами шифратора, выходы которого подключены соответственно к третьей, четвертой, пятой и шестой выходным клеммам, а управляющий вход логического ключа подключен к входной клемме.

На чертеже представлена блок-схе|ма устройства.

Устройство содержит задающий генератор 1, кольцевой счетчик 2, логический ключ 3, интеграторы 4 и 5, суммирующие усилители 6 и 7*, двухзвенные декодирующие сетки 8 и 9, двоичный счетчик 10, шифратор 11, входную клемму 12 и выходные клеммы 13, 14, 15, 16, 17 и 18.

Устройство работает следующим образом.

Дпя контроля проверяемой логической схемы (на чертеже не показана) ее входы подключаются к выходным клеммам 15, 16, 17 и 18, с которых снимаются коды столбцов и строк карты Карно. Контролируемый выход проверяемого логической схемы соединяется с входной клеммой 12, выходные клеммы 13 и 14 подключаются соответственно ко входам У и X осциллографа (на чертеже не показан). Синтез знаков 0 и 1 карты Карно производится функциональным способом. Путем последовательного интегрирования уровней напряжения, снимаемых с выходов кольцевого счетчика 2, на выходах интеграторов 4 и 5 формируются функциональные напряжения трапецеидальной формы. Длительность каждого трапецеидального сигнала равна трем периодам следования импульсов задающего генератора, Причем сигнал, формируемый на выходе интегратора 5, оказывается задержанным на длительность одного периода следования импульсов задающего генератора 1 по отношению к сигналу, сни~. маемому с выхода интегратора 4. При синтезе знака 0 работают оба интегра824083 4 тора 4 и 5, а при синтезе знака 1 поступающий на входную клемму 12 сигнал от проверяемой логической схемы включает логический ключ 3, кото5 рый шунтирует входы интегратора 5, и на его выходе устанавливается постоянный уровень напряжения. По окончании синтеза очередного знака содержимое двоичного счетчика 10 увеличиЮ вается на единицу. С выходов первого и второго разрядов двоичного счетчика 10 сигналы подаются на соответствующие входа двухзвенной декодирующей сетки 9, на выходе которой фор-.

мируется подаваемое в канал X адресное напряжение в виде возрастающей ступенчатой пилы. Аналогично с выходов третьего и четвертого разрядов двоичного счетчика 10 сигналы пода20 ются на соответствующие входы двухзвенной декодирующей сетки 8, на выходе которой формируется подаваемое в канал У адресное напряжение в виде падающей ступенчатой пилы. Оба адрес25 ,ных напряжения на суммирующих усилителях 6 и 7 складываются с соответствующими функциональными напряжениями, и через выходные клеммы 13 и 14 подаются соответственно на входы У и X осциллографа. Коды, снимаемые с выходов двоичного счетчика 10, шифратором 11 преобразуются в коды столбцов и строк карты Карно, которые через выходные клеммы 15, 16, 17 и 18 подаются на соответствующие входы проверя^,s емой логической схемы.

Устройство обладает высокой точностью и чувствительностью и обеспечивает получение устойчивых и одинаковых по форме сигналов при изменении параметров внешней среды.

Claims (1)

1. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ инверсным входами второго интегратора , выход которого подключен ко второму входу второго суммирующего усилител , выход четвертого разр да кольцевого счетчика соединен со входом двоичного счетчика,выходы первого и второго разр дов которого соединены со входами первой двухзвениой декодирующей сетки и с соответствующими входами шифратора, а выходы третьего и четвертого разр дов двоичного счетчика соединены со входами второй двух звенной декодирующей сетки и с соответствующими входами шифратора, выходы которого подключены соответствен но к третьей, четвертой, п той и шестой выходным клеммам, а управл ющий вход логическогоКлюча подключен к входной клемме. На чертеже представлена блок-схе|ма устройства. Устройство содержит задающий генератор 1, кольцевой счетчик 2, логичес кий ключ 3, интеграторы 4 и 5, суммирующие усилители 6 и 7, двухзвенные декодирующие сетки 8 и 9, двоичный счетчик 10, шифратор 1, входную клем му 2 и рмходные клеммы 13, 14, 15, 16, 17 и 18. Устройство работает следукщим образом . Дл  контрол  провер емой логической схемы (на чертеже не показана) ее входы подключаютс  к выходным клеммамJ5, 16, 17 и 18, с которых снимаютс  коды столбцов и строк карты Карно. Контролируемый выход провер емого логической схемы соедин етс  с входной клеммой 12, выходные клеммы 13 и 14 подключаютс  соответствен но ко входам У и X осциллографа (на чертеже не показан). Синтез знаков О и 1 карты Карно производитс  функциональным способом. Путем последовательного интегрировани  уровней напр жени , снимаемых с выходов кольце вого счетчика 2, на выходах интеграторов 4 и 5 формируютс  функционал ные напр жени  трапецеидальной формы Длительность каждого трапецеидальног сигнала равна трем периодам следовани  импульсов задающего генератора. Причем сигнал, формируемый на выходе интегратора 5, оказываетс  задержанным на длительность одного периода следов ни  импульсов задающего генератора 1 по отношению к сигналу, сни маемому с выхода интегратора 4. При синтезе знака О работают оба интегра 34 тора 4 и 5, а при синтезе знака I поступающий на входную клемму 12 сигнал от провер емой логической схемы включает логический ключ 3, который шунтирует входы интегратора 5, и на его выходе устанавливаетс  посто нный уровень напр жени . По окончании синтеза очередного знака содержимое двоичного счетчика 10 увеличиваетс  на единицу. С выходов первого и второго разр дов двоичного счетчика 10 сигналы подаютс  на соответствующие входа двухзвенной декодирующей сетки 9, на выходе которой фор-, мируетс  подаваемое в канал X адресное напр жение в виде возрастающей ступенчатой пилы. Аналогично с выходов третьего и четвертого разр дов двоичного счетчика IО сигналы подаютс  на соответствукицие входы двух- звенной декодирующей сетки 8, на выходе которой формируетс  подаваемое в канал У адресное напр жение в виде падающей ступенчатой пилы. Оба адрес (Ных напр жени  на суммирующих усилител х 6 и 7 складываютс  с соответствующими функциональными напр жени ми, и через выходные клеммы I3 и 14 подаютс  соответственно на входы У и X осциллографа. Коды, снимаемые с выходов двоичного счетчика 10, шифратором II преобразуютс  в коды столбцов и строк карты Карно, которые через выходные клеммы 15, 16, 17 и 18 подаютс  на соответствующие 1входы провер емой логической схемы. Устройство обладает высокой точностью и чувствительностью и обеспечивает получение устойчивых и одинаKOBbjx по форме сигналов при изменении параметров внешней среды. . Формула изобретени  Устройство дл  контрол  логических схем, содержащее двоичный счетчику задающий генератор, первый и второй суммирующие усилители, первую и вторую двухзвенные декодирующие сетки, выходы которых соединены с первыми входами соответственно первого и второго суммирующих усилителей, выходы, которых подключены соответственно к первой и второй выходным клеммам, о тличающеес  тем, что, с целью повьшени  точности и чувствительности , в него введены кольцевой счетчик, первый и второй интеграторы, логичес