SU1587491A1 - Устройство дл экстремальной фильтрации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в специализированных вычислительных устройствах при обработке двумерных массивов данных. Цель изобретени  - расширение области применени  устройства за счет введени  операции экстремальной фильтрации с ограничением уровн  и обработки чисел в формате с фиксированной зап той. Устройство содержит элемент задержки 1, формирователь импульсов 2, счетчики 3 - 5, блоки пам ти 6 и 7, регистр 8, генератор тактовых импульсов 9, триггер 10, элемент И 11, сумматоры 12 и 13, элементы ИЛИ 14 и 15, блок пам ти 16, элемент И 17, формирователь импульсов 18, элемент ИЛИ 19, коммутатор 20, регистр 21, преобразователь кодов 22, сумматор 23, коммутатор 24 и имеет вход управлени  записью 25, информационный вход начальных уровней фильтраций 26, выход 27 окончани  работы, вход 28 "Пуск", вход 29 начальной установки, выход 30 синхроимпульсов, информационный выход 31, вход 32 выбора режима. Устройство позвол ет выполн ть операции экстремальной фильтрации с ограничением уровн  над двумерным массивом с помощью апертуры фильтра, причем дл  максимальных чисел устанавливаетс  предел сверху, а дл  минимальных - снизу. 1 ил., 1 табл.

Description

Изобретение относится к области вычислительной техники и предназначено для использования в специализированных вычислительных устройствах $ при обработке двумерных массивов данных, например при обработке изображений .

Целью изобретения является расширение области применения устройства за ;q счет введения операции экстремальной фильтрации с ограничением уровня и обработки чисел в формате с фиксированной запятой.

На чертеже представлена Функциот 15 нальная схема устройства.

Устройство содержит элемент 1 задержки, формирователь 2 импульсов, счетчики 3-5, блоки 6 и 7 памяти, регистр 8, генератор 9 тактовых им- 20 пульсов, триггер 10, элемент И 11, сумматоры 12 и 13, элементы ИЛИ 14 и 15, блок 16 памяти, элемент И 17, формирователь 18 импульсов, элемент ИЛИ 19,. коммутатор 20, регистр 21, 25 преобразователь 22 кодов, сумматор 23, коммутатор 24 режима, вход 25 управления записью, информационный вход 26 начальных уровней фильтраций, выход 27 окончания работы, вход Пуск30 28', вход 29 начальной установки, выход 30 синхроимпульсов, информационный выход 31, вход 32 выбора режима.

Устройство работает следующим образом. 35

Устройство предназначено для выполнения операции экстремальной фильтрации над двумерным массивом N = Г.С., где Г - число строк, С число столбцов, причем Г = 2’ ₅ С = 2^ 40 i,j - положительные целые числа. Апертура фильтра p«q, где р, q - нечетные. Число точек,' входящих в апертуру, равно k = p*q. Нумеруют их в произвольном порядке от 0 до k-1.

Операция экстремальной фильтрации заключается в последовательном сдвиге апертуры по всем элементам массива с заменой на каждом этапе центральной точки апертуры максимальным (минимальным)числом из числа точек, входящих в данный момент в апертуру. При операции экстремальной Фильтрации с ограничением уровня для максимальных чисел устанавливается опреденный предел сверху, а для минимальных снизу.

Счетчик 3 представляет собой счетчик с пересчетом к и служит для перебора всех к точек апертуры. Счетчик 4 указывает номер строки текущей центральной точки, а счетчик 5 - номер столбца. Таким образом, счетчики 4 и 5 однозначно указывают адрес текущей центральной точки в блоке 16 памяти. В' блоке 6 памяти по i-му адресу (i = 0,k-l) записано смещение i-й точки апертуры относительно центральной точки по строкам. В блоке 7 памяти по ΐ-му адресу (i = 0,k-l) записано смещение i-й точки апертуры относительно центральной точки по столбцам. Числа, записанные в блоках 6 и 7 памяти, представляют собой числа со знаком в дополнительном коде с представлением знака двумя разрядами. Суммируя значения текущего адреса центральной точки (содержание счетчиков 4 и 5) со смещениями, хранящимися в блоках 6 и 7 памяти при помощи сумматоров 12 и 13, получают абсолютные адреса точек* входящих в апертуру, для каждой конкретной центральной точки. Выхода сумматоров 12 и 13 образуют адрес обрабатываемого элемента исходного массива, который хранится в блоке 16 памяти. Отрицательный результат или переполнение в сумматорах-12 и 13 показывает, что некоторые точки апертуры выходят за пределы массива и поэтому не должны рассматриваться. Эта ситуация вызывает наличие хотя, бы одного значения логической 1 в знаковых разрядах сумматоров 1 2 и 13. При этом управляющий сигнал с выхода элемента ИЛИ 15 переключает выходы коммутатора 20 на вторые входы и соответственно на выход регистра 8. В последнем хранится уровень ограничения фильтра и поэтому несуществующие точки апертуры заменяются уровнем ограничения.

I

Перед началом работы по переднему фронту импульса на входе 25 управления записью с информационного входа начальных уровней фильтраций уровень ограничения заносится в регистр 8. На входе 32 выбора режима устанавливается сигнал 0 при поиске максимума (1 при поиске минимума) . При поиске максимума в регистре 8 находится нижний уровень ограничения, а при поиске минимума верхний уровень ограничения. Пусть по входу 32 выбора режима установлен поиск минимума. Далее на вход 29 начальной установки проходит импульс начальной установки, сбрасывающий счетчики 3-5. Импульс начальной установки через элементы ИЛИ 14 и 15 при помощи коммутатора 20 подключает входы регистра 21 к выходам регистра 8. Формирователь 18 импульсов из импульса начальной установки формирует короткий импульс, передним фронтом которого верхний уровень ограничения записывается в регистр 21. По сигналу Пуск’' по переднему фронту тактового импульса устанавливается триггер 10 и тактовые импульсы с выхода генератора 9 тактовых импульсов поступают на выход элемента И 11 20 и на счетный вход счетчика 3. Последний отсчитывает К импульсов, после чего сбрасывается в нуль. Это за время с выхода коммутатора 20 на вход преобразователя 22 кодов поступают 25 К чисел, при этом все числа, выходящие за пределы массива и все числа больше уровня ограничения (при поиске максимума - меньше уровня ограничения) заменяются уровнем ограниче- 30 ния. Числа, хранящиеся в блоке 16 памяти и регистре 8, представляют собой числа со знаком в дополнительном коде с представлением знака двумя разрядами. Преобразователь 22 35 кодов инвертирует код числа, а сумматор 23 суммирует его с содержанием регистра 21. Учитывая, что на входе переноса сумматора 23 присутствует 1, то, очевидно, что происхо- 40 дит вычитание числа на выходе коммутатора 20 из числа, хранящегося в регистре 21, т.е. осуществляется сравнение чисел методом вычитания.

Если обозначить число в регистре 21 45 через А, а на выходе коммутатора 20-В, то в знаковых разрядах сумматора 23 возможны следующие значения (см.таблицу).

¹ 50

Видно, что ситуация Λ5 В определяется логическим 0 в старшем знаковом разряде сумматора 23, а А<В логической 1, Так как на входе 32 выбора режима присутствует сигнал ло- $$ гической 1, т.е. поиск минимума, то коммутатор 24 режима пропускает на выход инверсное значение старшего знакового разряда сумматора 23.

Таким образом при появлении на выходе коммутатора 20 числа меньшего, чем число в регистре 21, на выходе коммутатора режима 24 появляется сигнал | логической 1, разрешающий при помощи элемента И 17 запись передним Фронтом тактового импульса меньшего числа в регистр 21. По переднему фрон ту К-го тактового импульса завершается просмотр апертуры для нулевой центральной точки, а в регистре 21 оказывается наименьшее из чисел, входящих в апертуру, но не больше уровня ограничения. Тот же К-й тактовый импульс вызывает сброс счетчика 3 и появление на его выходе сигнала переноса. Одновибратор формирует из продолжительного сигнала переноса импульс, разрешающий пользователю снять с выхода регистра 21 первый результат. Задержанный сигнал с выхода элемента 1 через элемент ИЛИ 14, формирователь 18 импульсов и элемент ИЛИ 19 производит запись в регистр 21 значения уровня ограничения. Тот же сигнал с выхода элемента задержки 1 прибавляет +1 к содержимому счетчика 5. Обработка следующей центральной точки массива происходит анало’гично.

После обработки всех элементов массива сигнал переноса с выхода счетчика 4 сбрасывает триггер 10 и запрещает выдачу тактовых импульсов с выхода схемы И 11.

I

Предлагаемое устройство может выполнять операцию экстремальной фильтрации без ограничения уровня.¹ Для этого при поиске максимума в регистр 8 заносится наименьшее отрицательное число в дополнительном коде (11 00 ... 0-1), а при поиске минимума - наибольшее положительное число (00 1 1 ... 11),

Claims (1)

1. Формула изобрете ни я

   Устройство для экстремальной фильтрации, содержащее три счетчИка, три блока памяти, два сумматора, два элемента ИЛИ, два элемента И, коммутатор, первый регистр, триггер, генератор тактовых импульсов, блок сравнения, элемент задержки, первый Формирователь импульсов, причем выход генератора тактовых импульсов соединен с синхровходом триггера и первым

   Ί входом первого элемента И, второй вход которого соединен с выходом триггера, информационный вход которого соединен с входом Пуск устройства, вход сброса триггера соединен с выходом переноса первого счетчика и с выходом окончания работы устройства, выход первого элемента И соединен с первым входом второго элемента И и со счетным входом второго счетчика, выход переноса которого соединен с входом первого формирователя импульсов, выход которого соединен с выходом синхроимпульсов устройства и с входом элемента задержки, выход которого соединен со счетным входом третьего счетчика и с первым входом первого элемента ИЛИ, второй вход которого соединен с входом начальной установки устройства, информационные выходы второго счетчика соединены с адресными входами первого и второго блоков памяти, выходы первого блока памяти соединены с входами первой группы первого сумматора, входы второй группы которого соединены с выходами разрядов первого счетчика, счетный вход которого соединен с выходом переноса третьего счетчика, выходы разрядов которого соединены с входами первой группы второго сумматора, входы второй группы которого соединены с выходами второго блока памяти, информационные выходы первого сумматора.соединены с первой группой входов адреса третьего блока памяти^ вторая группа входов адреса которого соединена с информационными выходами второго сумматора, выходы знаковых разрядов которого соединены с первым и вторым входами второго элемента ИЛИ, третий и четвертый входы которого соединены с выходами знаковых разрядов первого сумматора, выходы третьего блока памяти соединены с первой с информационными входами первой группы коммутатора, управляющий вход которого соединен с выходом второго элемента ИЛИ, выходы коммутатора соединены с информационными входами первого регистра и с первой группой информационных входов блока сравнения, вторая группа информационных входов которого соединена с выходами первого регистра и информационными выходами устройства, вход выбора , режима которого соединен с управляющим входом блока сравнения, выход которого соединен с вторым входом второго элемента И, отличающееся тем, что, с целью расширения области применения устройства за счет введения операции экстремальной фильтрации с ограничением уровня и обработки чисел в формате с фиксированной запятой, в него введены третий элемент ИЛИ, второй регистр и второй формирователь импульсов, а блок сравнения включает преобразователь кода, сумматор ¹ и коммутатор режима, первый и второй входы которого соединены с прямым и инверсным выходами старшего знакового разряда сумматора, первая группа входов которого соединена с выходами преобразователя кода, входы которого являются первой группой информационных входов блока сравнения, второй группой информационных входов которого является вторая группа входов сумматора, вход переноса младшего разряда которого соединен с входом логической единицы устройства, выходом блока сравнения, является выход коммутатора, управляющий вход которого является управляющим входом блока управления, и вход управления записью устройства соединен с входом синхронизации второго регистра, информационные входы которого являются информационными . входами начальных уровней фильтраций, выходы второго регистра соединены с второй группой входов коммутатора, входы установки в О первого,второго и третьего счетчиков соединены с вторым входом первого элемента ИЛИ, выход которого соединен с пятым входом второго элемента ИЛИ и с входом второго формирователя импульсов, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, выход третьего элемента ИЛИ соединен с входом синхронизации первого регистра.

   Знаковый раз- Значения для знаковых ряд разрядов ------- — стар- млад- ший ший 0 0 ASB, А^0, B^0;A1fB, А^0, В^0; А* В, - А <0, В < 0 0 1 А>В, А >0, В<0, переполнение 1 0 А<В, А<0, В>0, переполнение

   г 1 А<В, А<0, В < 0; А<в/А С о , В 7*0 ’ '

   А < В, А >0, В >0 переполнения нет