SU1513475A1

SU1513475A1 - Программно-управл емый цифровой фильтр

Info

Publication number: SU1513475A1
Application number: SU874279101A
Authority: SU
Inventors: Юрий Семенович Парижский; Ирина Константиновна Петрова; Александр Наумович Шполянский
Original assignee: Предприятие П/Я Г-4152
Priority date: 1987-07-06
Filing date: 1987-07-06
Publication date: 1989-10-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в цифровых многоканальных системах обработки случайных процессов. Цель изобретени - повышение быстродействи . Поставленна цель достигаетс тем, что в состав фильтра вход т вход 1 заданни режима, мультиплексоры 2,3, блок 4 пам ти, триггер 5, регистр 6, мультиплексоры 7,8, сумматор 9, регистр 10, дешифратор 11, триггер 12, блок 13 синхронизации, арифметический блок 14, выходной регистр 15, блок 16 пам ти, счетчик 17 адреса, блоки 18,19 формировани адреса, мультиплексор 20, аналого-цифровой преобразователь 21, блок 22 модификации адресов, вход 23 задани логической единицы. 10 ил., 4 табл.

Description

сд

оо «i l

СП

Изобретение относитс к вычислительной технике и может быть использовано в цифровых многоканальных системах обработки случайных процес- сов.

Целью изобретени вл етс повышение быстродействи .

На фиг.1 изображена функциональна схема программно-управл емого цифро- вого фильтра; на фиг.2 - блок синхронизации; на фиг.З - арифметический блок; на фиг.4 - блок модификации адресов; на фиг.З - блок формировани адресов; на фиг.6 - регистр; на фиг.7 - структура командного слова; на фиг.8 - структура управл ющего слова; на фиг.9 - временные диаграммы управл ющих сигналов; на фиг. 10 -. временные диаграммы распределени ка налов по циклам обработки.

Программно-управл емый фильтр (фиг.1) содержит вход 1 задани режима , мультиплексоры 2 и 3, блок 4 пам ти, триггер 5, регистр 6, муль- типлексоры 7 и 8, сумматор 9, регис 10, дешифратор 11, триггер 12, блок 13 синхронизации, арифметический блок 14, выходной регистр 15, блок 16 пам ти, счетчик 17 адреса, блоки 18 и 19 формировани адреса, мультиплексор 20, аналого-цифровой преобразователь 21, блок 22 модификации адреса, вход 23 -задани логической единицы.

Блок 13 синхронизации (фиг.2) содержит элемент И 24, триггер 25, элемент И 26, счетчик 27, микропрограммную пам ть 28, мультиплексор 29 и 30, регистр 31 команд, генера- тор 32 тактовых импульсов, триггер 33, дешифратор 34, элементы 35 за-, держки, блоки элементов И 36-38.

Арифметический блок 14 (фиг.З) :содержит регистры 39 и 40, умножите ;41, накашшвающий сумматор 42, состо щий из сумматора 43 и регистра 44 и регистр 45.

Блок 22 модификации адреса (фиг. содержит элемент НЕ 46, элемент И 47, элемент ИЛИ 48, сумматор 49, мультиплексор 50, входы 51 и 52 задани логического нул и единицы,

, Блок 18 формировани адреса (фиг.5) содержит мультиплексор 53, сумматор 54, регистр 55, вход 56 задани константы.

В (21+1)-разр дном регистре 6 (фиг,6) первьш выход образован пр мым выходом старшего (первого) разр да , второй 1-разр дный выход - пр мыми выходаш разр дов регистра 6 с второго по (1+1)-ый,третий 1-разр дный выход - инверсными выходами разр дов с ,(1+2)-го по (21+1)-й, четвертый 1-разр дный выход - пр - 1Ф1ми выходами разр дов с (1+2)-го по (21+1)-и. Первый вход регистра 6 вл етс его информационным входом, а второй вход - входом записи регистра .

Фильтр работает следующим обра зом.

Каналы фильтрации обрабатываютс поочередно. Дл каждогЬ элементарного звена второго пор дка в каждом из каналов фильтр реализует разностное уравнение. Управление последовательностью работы цифрового фильтра производитс блоком 13 синхронизации представл ющ1-1м собой микропрограммный автомат. Микропрограмма работы хранитс в микропрограммной пам ти 28..

Перед началом фильтрации производитс запись коэффициентов фильтра из блока 1 задани коэффициентов в блок 4 пам ти, т.е. исходное про- гpaм ra:poвaниe каналов фильтрации на требуемые амплитудно-частотные характеристики (АЧХ). Дл обеспечени работы каналов фршьтрации с различными значени ми частоты дискретизации , кроме, значений коэффициентов, в блок 4-пам ти дл каждого из каналов записываетс (21+1)-разр дное .управл ющее слово, структура которого представлена на фиг.8. В управл ющих словах, кроме коэффициентов К, определ ющих во сколько раз частота работы (частота дискретизации) данного канала ниже частоты работы самого высокочастотного канала, имеютс сдвиги S, позвол ющие сделать равномерной временнзоо расстановку каналов по циклам обработки, т.е. в коэффициент К и исходное значение сдвига S заложена информаци о частоте работы- и временном положении конкретного канала, показывающа , что по данному каналу фильтраци вьшол- н етс в каждом (К+1)-м цикле обработки , начина с (K-S+1)-ro цикла , если считать с момента прихода (после выполнени программировани блока 4 пам ти) первого запускающего импульса. Признак модификации М ис

пользуетс дл формировани исполнительного адреса (ИА) в блоке 22 модификации адресов. Последовательност записи в блок 4 пам ти следующа . На второй вход блока 13 синхронизации с входа 1 задани режима подаетс потенциальный сигнал логического нул , запрещающий запуск микропро- граммь через элемент И 24 и перек31ю- чающий мультиплексоры 29 и 30 в положение , при котором информационный вход регистра 31 команд оказываетс подключенным к третьему входу блока 13, а вход записи - к четвёртому входу блока. После этого начинаетс выполнение, программы записи коэффициентов фильтра в блок 4 пам ти. В процессе записи третий из группы входов 1 через мультиплексор 3 оказы ваетс подключенным к входу блока 4 пам ти, дл чего на управл ющий вход мультиплексора 3 с выхода 12 блока 13 подаетс сигнал логического нул . Командное слово, установленное на входе 1, через мультиплексор 29 записываетс в регистр 31 команд по импульсу, поступающему с входа 1 через мультиплексор 30 на вход записи регистра 31 команд. Командное слово (фиг.7) состоит из кода команды и базового адреса (БА). При записи информации с входа блок 4 пам ти с входа 1 .блока 13 по вл етс сигнал логического нул , устанавливающий режим записи, сама запись производитс по управл ющему импульсу, по вл ющемус на выходе 2 блока 13. Запись информации производитс по адресу А1, поступающему на адресный вход блока 4 пам ти с первого выхода блока 18 формировани адресов. Адрес А1 представл ет собой сумму содержимого счетчика 17 адресов и регистра 55 адресов блока 18 формировани адресов. Работа блока 18 формировани адресов приведена в описании внутренней программы фильтра.

Программа записи коэффициентов фильтра четвертого пор дка, состо щего из двух звеньев второго пор дка , дл случа двухканального устройства приведена в табл.1, где прин ты следующие обозначени : П1 А1 - содержимое чейки блока 4 пам ти, имеющей адрес А1; И - число на первом входе мультиплексора 3, поступающее из блока задани ко0

5

0

5

0

5

0

5

0

5

эффициентов; X - значение безразлично .

При записи в блок 4 пам ти по каждому из каналов сначала заноситс управл ющее слово, занимак цее одну чейку,пам ти, затем занос тс коэффициенты первого элементарного звена фильтра, затем второго и т.д. Пор док расположени коэффициентов по каждому к-му элементарному звену следующий: gjt, g, g OK, - b iv, - bik. Дл выполнени цифровой фильтрации N каналами, каждый из которых представл ет L последовательно соединенных элементарных звеньев второго по р дка, блок 4 пам ти должен содержать (SxL+1)xN чеек.

После окончани исходного программировани на вход 2 блока 13 с входа 1 подаетс потенциальньш сигнал логической единицы, в результате чего устройство переходит в режим работы по внутренней программе. При этом мультиплексоры 29 и 30 переключаютс в положение, при котором информационный вход регистра 31 команд оказываетс подключенным к выходу микропрограммной пам ти 28, а вход записи - к выходу генератора 32 импульсов . Одновременно разрешаетс прохождение запускающих импульсов с первого входа блока 13 на S-вход триггера 25. При.поступлении запускающего импульса RS-триггер 25 переходит в единичное состо ние, на входе установки в нуль счетчика 27 адресов по вл етс единица. Счетчик 27 адресов начинает счет импульсов генератора 32 импульсов (диаграмма 57, фиг.9), и начинаетс выполнение (цикл обработки) внутренней программы устройства, хран щейс в микро- программной пам ти 28. Каждой из команд соответствует свой набор управл ющих сигналов на выходах блока 13, которые определ ют необходимую последовательность выполнени операции в цифровом фильтре. Управл ющие сигналы на выходах блока 13 формируютс следующим образом. В соответствии с состо нием счетчика 27 адресов на выходе микропрограммной пам ти 28 по вл етс командное слово. Интервалы времени (дл k-ro такта), в течение .которых адрес на выходе счет- счетчика 28 адресов и командные слова остаютс неизменными, представлены соответственно диаграммами 58 и

59 (фиг,9). Командное слово записываетс в регистр 31 команд по заднему фронту импульса генератора 32 импульсов (диаграммы 57 и 60, фиг.9 В соответствии с кодом команды на одном или нескольких выходах дешифратора 34 по вл етс импульс, длительность которого равна длительности команды (диаграмма 61, фиг.9). После стробировани импульсов в блоках 36-38 элементов И и на выходах блока 13 по вл етс один или несколько управл ющих импульсов (диаграммы 62-64, фиг.9)5 наличие и временна расстановка которых обеспечивает требуемую последовательность выполнени операций в фильтре Временное положение импульса на ди аграмме 62 соответствует выходам 2, 16 и 8 блока 13, а на диаграммах 63 и 64 - выходам 17, 18, 13, 3, 4, 5, 20, 22, .23 и 6, 7 и 19 соответственно . Длительность нестробируе- мых управл ющих сигналов на выходах 12, 1, 14, 15, 21, 9, 10 и 24 блока 13 равна длительности импульсов на выходах дешифратора 34 (диаграмма 61, фиг.9).

Набор необходимых управл ющих сигналов, формируемых блоком 13 дл калсдого типа команд приведен, в табл.2, где обозначени О и 1 соответствуют нулевому и единичному состо нию на выходах блока 13 управлени длительностью в целую ко- .манду, знаком ГЪ обозначено по вление в команде соответствующего управл ющего имггульса, символом помечены сигналы, по вл ющиес в команде только при выполнении услови , указанного в графе 2 таблицы.

В табл.З приведена внутренн программа устройства дл случа ,.когда фильтр состоит из двух звеньев второго пор дка. В табл.3 использованы следующие обозначени : Рг 6д, Рг бд, Рг 6 - числа, поступающие . на входы сумматора 9 с второго, третьего и четвертого выходов регистра 6 и.представл ющие соответственно К, S, S; М - признак модификации , снимаемый с первого выхода регистра 6; Ф - признак фильтрации , представл ющий результат деширации содержимого 1-разр дного регистра 10 на дешифраторе 11; У - чло на втором входе мультиплексора П2 1А2 7 - содержимое чейки блока

0

5

0

5

0

5

0

45

50

55

16 пам ти, имеющей адрес А2, определ емый выходом блока 19 формировани адресов; КОД - состо ние входа 56 в блоке 18 (19) формиировани адресов; РгКхРгВ - результат перемножени содержимого регистров 39 и 40 арифметического блока 14;, См «4- - запись со сдвигом влево на один разр д в регистр 45 содержимого накапливающего сумматора 42 арифметического блока 14.

Дл реализации программы в блоке 16 пам ти дл каждого канала каждому элементарному звену 9тведены две чейки дл .хранени значений входных сигналов данного звена, задержанных на два и один период . частоты дискретизации, и две чейки дл хранени аналогичных значений выходного сигнала. Так как выходные отсчеты , к-го элементарного звена вл ютс входными дл (k+1)-ro звена , то дл выполнени цифровой фильтрации N каналами, каждый из которых представл ет L последовательно соединенных элементарных звеньев второго пор дка, блок 16 пам ти должен содержать 2-(L+1) N чеек пам ти . Дл считывани из блока 16 пам ти на управл ющие входы этого блока должны быть поданы сигнал логической единицы.длительностью в целую команду, устанавливаю.щий режим чтени (дев тый выход блока 13) и импульс , по которому на выходе блока 16 пам ти по вл етс число (восьмой

выход блока 13), I

При вьшолнении в-нутренней программы под действием управл ющих сигналов , элементы устройства работают в следующей последовательности (табл.3) . В табл.3 символом, помечены опе- , имеющие место при наличии условий, указанных в. графе 8 табли-. цы. В командах с 1 по 7 определ етс на основе содержимого управл ющего слова данного канала необходимость выполнени фильтрации (решени разностного уравнени в данном цикле обработки) и производитс запись нового состо ни управл ющего слова на место прежнего. Дл этого сначала сбрасываютс (обнул ютс ) счетчик 17 адресов и регистр 55 адресов блока 18 (19) формировани адреса . Причем импульс сброса регистра 55 адресов блока 18 (19) форми- ровани адресов с выхода 20 блока

10

15

20

25

13 по вл етс только в случае, если RS-триггер 32 находитс в единичном

состо нии. Это соответствует входу в начало программы после прихода оче- редного запускающего импульса на вход 1 блока 13. Далее выполн етс считывание управл ющего слова (фиг.8) канала из блока 4 пам ти и его запись в регистр 6 по управл ющему импульсу на выходе блока 13. Адрес А1, по которому производитс обращение к блоку 4 пам ти, формируетс блоком 18 формировани .адресов и представл ет собой результат сложени на сумматоре 54 адресов блока 18 содержимого регистра 55 адресов и содер симого счетчика 17 адресов, поступающего с первого входа блока 18 формировани адресов через мультиплексор 53 при наличии на его управл ющем входе сигнала логического кул с выхода 21 блока 13. Дл обеспечени режима чтени в блок 4 пам ти поступает с выхода 1 блока 13 сигнал логической единицы, а по управл ющему импульсу с выхода 2 блока 13 на выходе блока 4 пам ти по вл етс нужна информаци . С выхода 2 регистра 6 снимаетс коэффициент К, с выхода 1 - признак модификации М, с выходов 3 и 4 - соответственно инверсное и пр мое значение сдвига S. Затем осуществл етс запись в регистр 10 по управл ющему сигналу с выхода 18 блока 13 полученной на сумматоре 9 разности (K-S), Дл этого разрешаетс прохождение с первых входов мультиплексоров 7 и 8, на первьй и второй входы сумматора 9 соответственно коэффициента К и инверсного значени сдвига S при наличии на управл ющих входах мультиплексоров 7 и 8 сигналов логической единицы . На входе переноса младшего разр да сумматора 9 всегда действует сигнал логической единицы, поступающий по шине 23 логической единицы . С выхода дешифратора 11 резуль- . тат дешифрации содержимого регистра 10 (признак фильтрации Ф) записываетс в триггер 12 по управл ющему импульсу с выхода 16 блока 13. Триггер 12 фильтрации устанавливаетс в единичное состо ние, если значени К и S равны, т.е. в данном цикле обработки производитс фильтраци сигналов по данному каналу, и в нуле- вое в противном случае. Параллель-

Q

30

35

45

50

55

но ос5пцествл етс перепись признака модификации М в триггер 5 модификации с первого выхода регистра 6. Далее осуществл етс сброс (обнуление) регистра 10 по управл ющему импульсу с выхода 17 блока 13. После этого на сумматоре 9 получаетс значение сдвига S, увеличенное на единицу по сравнению с прежним,хран щимс в регистре 6. Дл этого разрешаетс про- хо хдение с вторых входов мультиплексоров 7 и 8 на первый и второй входы сумматора 9 соответственно обнуленного состо ни регистра 10 и сдвига S. На входе переноса младшего разр да сумматора 9 действует логическа единица. В этой же команде осуществл етс запись в регистр 10 нового значени S, если триггер 12 фильтрации находитс в нулевом состо нии , т.е. в данном цикле обработки фильтраци производитьс не будет. В противном случае регистр 10 остаетс в сброшенном состо нии, т.е. по вление в команде згаравл юще- го импульса с выхода 18 блока 13 зависит от состо ни триггера 12. Дл обеспечени этого сигнал с выхода триггера 12 фильтрации подаетс на шестой вход блока 13. Далее в блок 4 пам ти осуществл етс запись нового управл ющего слова на место прежнего. Дл этого с выхода 1 блока 13 поступает сигнал логического нул , устанавлйваюш й режим записи. Адрес А1 еще не мен лс . По управл ющему импульсу с выхода 2 блока 13 в блок 4 пам ти осуществл етс информации, поступающей на вход 2 мультиплексора 3, на управл ющий вход которого с выхода 12 блока 13 поступает сигнал логической единицы. На втором входе мультиплексора 3 находитс новое значение управл ющего слова. При этом, если триггер 12 фильтрации находитс в единичном состо нии, в .управл ющем слове (фиг.8) коэффициент К о ста

етс неизменным, сдвиг S становитс нулевым, признак М мен ет свое значение на противоположное, а, если же триггер 12 находитс в нулевом состо нии, коэффициент К и признак М остаютс неизменными, а сдвиг S увеличиваетс на единицу. Дл нового управл ющего слова коэффициент К поступает с второго выхода регистра 6, сдвиг S - с выхода регистра 10, признак М - с выхода мультиплексора 2, управл емого состо нием триггера 12 фильтрации так, что, если последний находитс в единичном состо нии, на выход мультиплексора 2 с его второго входа проходит инверсное значение признака модификации М,если в нулевом состо нии, на выходе мультиплексора 2 - прежнее значение признака М с первого входа мультиплексора , В команде 8, если триггер 12 фильтрации находитс в нулевом состо нии , производитс модификаци содержимого регистра 55 адресов бло ка 18 (19) формировани ддресов с целью перехода к адресам следующего канала. Дл этого в блоке 18. (19) формировани адресов к первому сумматора 54 адресов при наличии на управл ющем входе мультиплексора 53 сигнала логической единицы с выхода 21 блока 13 подключаетс кодова шина 56, на которой посто нно действует двоичньй код чисел (SL+1) и 2-(L+1) в блоках 18 и 19 формировани адресов соответственно. Результат сложени кода и старого содержимого регистра 55 адресов с выхода сумматора 54 адресов по управл ющему импульсу с выхода 19 блока 13 записываетс в регистр 55 адресов. В результате на выходе регистра 55 адресов оказываетс адрес нулевой чейки очередного канала, в которой хранитс управл юй ее слово данного канала. Если это адрес (N+1)-ro канала, т.е. был обработан N-й канал (последний) фильтра, то в команде 9 осуществл етс сброс триггера 25 блока 13 импульсом с выхода 25 дешифратора 34, в результате чего обнул етс счетчик 27 адресов, и обработка прекращаетс до прихода очередного импуль- ,са запуска. Дл анализа услови , последний ли канал бьш обработан, число с выхода 2 блока 18 формировани адресов подаетс на п тый вход бло - ка 13, В команде 10, если триггер 12 фильтрации находитс в нулевом состо нии, с целью перехода в начало программы дл обработки очередного канала осзпцествл етс сброс счетчика 27 адресов за счет подачи на второй вход элемента И 26 импульса с вькода 26 дешифратора 34 и сброс триггера 33 и шyльcoв с выхода 24 дешифратора 34 блока I 13.

5

0

5

0

5

0

5

0

5

Если триггер 12 фильтрации находитс в единичном состо нии, начинаетс собственно фильтраци входного сигнала по обрабатываемому каналу. Дл этого в команде 11 сбрасываетс накапливающий сумматор 42 в арифметическом блоке 14 импульсом с выхода 4 блока 13 и производитс модификаци содержимого счетчика 17 адресов за счет поступлени на его счетный вход управл ющего импульса с выхода 22 блока 13. В результате адрес А1 соответствует адресу первой чейки канала, в которой находитс значение коэффициента g,. Начинаетс формирование сигнала на выходе первого звена у (п). Выполн етс одновременно (в одной команде 12) считывание значений коэффициента g, и входногб сигнала х ,(п-2), задер- жанного на два периода, из блока 4 пам ти по адресу А1 и блока 16 пам ти по адресу А2 соответственно. Адрес А2 формируетс в блоке 19 формировани адресов аналогично адресу А1, но входной информацией вл етс ИА, поступающий с выхода блока 22 модификации адресов. Содержимое чеек блока 16 пам ти в трех смежных циклах работы фильтра дл первого и второго элементарных звеньев канала приведено в табл.4. Дл тех чеек, в которых информаци мен етс в течение цикла, показано их содержимое в начале и конце цикла. Здесь под смежными циклами понимаютс ближайшие по времени циклы, в.которых по данному каналу выполн етс фильтраци . Значени g , и х т(п-2) по управл ющему импульсу с третьего выхода блока 13. записываютс в регистры 39 и 40 арифметического блока 14 соответственно. На умножителе 41 содержимое регистров 39 и 40 перемножаетс , образу величину g,x,(n-2) на его выходе, а значит и на информационном входе накапливающего сумматора 42, Затем в ко- ;манде 13 производитс запись входного сигнала х (п) в первую чейку обрабатываемого канала блока 16 пам ти , т.е. в ту чейку, где ранее находилось значение х(п-2) (табл.4, 1ЩКЛ ). Дл этого на многоразр дный управл юш 1й вход многоканального аналого-цифрового преобразовател 21 с выхода 24 блока 13 поступают управл ющие сигналы,обеспечиваюище преобразование соответствующего об13

рабатываемому каналу входного сигнала , которьш в команде записи входного сигнала при наличии логического нул на управл ющем входе мультиплексора 20, поступающего с выхода 10 блока 13, проходит с выхода многоканального аналого-цифрового преобразовател 21 через мультиплексор 20 на,информационный вход блока 16 пам ти. На второй управл ющий вход блока 16 пам ти с выхода 9 блока 13 подаетс сигнал логического.нул , обеспечивающий режим записи,после чего по импульсу, поступающему на первый управл ющий вход блока 16 пам ти с выхода 8 блока 13 происходит занесение информации в чейку с адресом А2, сформированным к этому времени на адресном входе блока 16 пам ти . В команде 14 выходное значение накапливающего сумматора 42 суммируетс с его входным значением на сумматоре 43 и по управл ющему импульсу , поступающему на п тьм вход арифметического блока 14, с п того выхода блока 13 полученньй результат записываетс в регистр 44. Так как регистр 44 бьш сброщен при обнулении накапливающего сумматора 42 в команде программы (табл.3), на его выходе образуетс произведение g,x(n-2). К содержимому счетчика 17 адресов прибавл етс единица по управл ющему импульсу, поступающему с двадцать второго выхода блока 13. Операндами дл второго умножени вл ютс двоичный код коэффициента g,, и значение входного сигнала хДп-1), поступающие в команде 15 из вторых чеек блоков 4 и 16 пам ти в арифметический блок 14, где перемножаютс , а полученное произведение g,) складываетс с предыдущим числом, хран щимс в накапливающем сумматоре 42. В команде 16 в регистре 44 образуетс величина g,x,(n-2) + g „x-,(n-1). Содержимое адресного счетчика 17 увеличиваетс на единицу. На арифметический

блок 14 в команде 17 поступает очередна пара сомножителей: (n) Полученное произведение go,x,(n) складьшаетс с ранее накопленной суммой, в результате чего на выходе накапливающего сумматора 42 в команде 18 оказываетс значение g,x.,(n - -2) + g ,х (п-1) + g о,х ,(п) . Содержимое адресного счетчика 17 увели

. 1347514

чиваетс на единицу. На информационные входы арифметического блока 14 ; в команде 19 поступают двоичный код коэффициента -Ь,(, и значение выходного сигнала элементарного звена, задержанное на два .периода дискретизации у (п-2) ( чейка 3, цикл п Р, табл.4). Полученное произведе Q ние -Б, уДп-2) прибавл етс в команде 20 к накопленной ранее сумме: g,x,(n-2) + g, х,(п-1) + g,,x,(n) - - bi,y,(n-2). Снова производитс модификаци адреса в адресном счетчиJ5 .ке 17..На информационные входы арифт метического блока 14 подаютс в команде 21 код коэффициента -Ь,, и значение выходного сигнала, задержанное на один период дискретизации,

20 у ,(п-1) ( чейка 4, цикл п Р,табл.4). По окончании умножени полученное произведение -Ь,,у,(п-1) суммируетс с ранее накопленным числом. В результате на выходе накапливающего

25 сумматора 42 арифметического блока 14 в команде 22 оказываетс выходной сигнал первого элементарного звена: у(п) g,x,(n-2) + g „х(п-1) + + g5,x ,(n) - b ,y ,(n-2) - b,, у , (n 30 - 1). Содержимое адресного счетчика 17 увеличиваетс на единицу. Значение у(п). в два раза меньше истинного у т(п). Так как информаци представлена в двоичной системе, умно; жениенадва равносильно сдвигу на один разр д влево (в сторону старших разр дов). Поэтому умножение у(п) на два в команде 23 выполн етс при записи в регистр 45, так

JQ как его разр ды смещены на один разр д влево относительно разр дов регистра 44 арифметического блока 14. После записи в регистр 45, где образуетс у (п) производитс сброс накапливающего сумматора 42, который, оказываетс подготовленным к накоплению выходного сигнала следующего элементарного звена. К этому моменту в адресном счетчике 16 уже на-- . ходитс адрес чейки в канале,где располагаетс очередной коэффициент. Поэтому формирование в п-м цикле работы устройства выходного сигнала pfiK второго и всех последующих элементарных звеньев происходит аналогичным образом. Единственным отличием вл етс то, что значение входного сигнала дл этих звеньев поступает на информационный вход блока

35

45

55

6 пам ти с выхода арифметического лока 14 через второй вход мультилексора 20, а не с входов фильта , т.е. дл второго и всех послеующих звеньев входным сигналом в етс выходной сигнал предыдущего звена х(п) у .,(п). При зтом на пpaвл юш й вход мультиплексора 20 оступает сигнал логической единицы., азрешающий прохождение сигнала с торого входа мультиплексора 20 на его выход. После того, как в регистр 45 арифметического блока 14 поступает значение выходного сигнала по- „ следнего элементарног-о звена у .(п) канала (команда 35,табл.3) ,производитс его перезапись в выходной регистр 15 по заправл ющему импульсу с выхода 7 блока 13 (команда 36,табл.3),, Одновремен-но с этим через второй вход мультиплексора 20 значение у ;,(п) с выхода арифметического блока 14 заноситс в блок. 16 пам ти на место у(п-2). Далее производитс модификаци содержимого регистра 55 адресов в блоке 18 (19) формировани адресов с целью перехода к адресам следующего канала (команда 37,табл.3) . Если еще не все N каналов фильтра обработаны, осуществл етс переход в начало программы (команда 38, гЪбл.З), дл чего про.изводитс сброс счетчика 27 адресов и триггера 33 щэи условии,, что в результате мо-7 дификации регистра 55 адресов получаетс адрес нулевой чейки 1-го канала , причем I i N. В противном случае выполн етс завершающа программу команда (команда 39, табл„3)э в которой осуществл етс сброс КЗ- триггера 25 импульсом с выхода 25 дешифратора 34, в результате чего устанавливаетс в нуль счетчик 27 адресов, и прекращаетс обработка до прихода очередного ршпульса запуска. На этом цикл обработки заканчиваетс .

Вабота фильтра в следующем цикле (цикл m р + 1) вьшолн етс по той же программе, однако чейки блока 16 пам ти, в которых хран тс значени задержанных на один и два периода дискретизации входных (выходных ) сигналов дл каналов, по которым выполн етс фильтраци , помен лись MecTaMii по сравнению с лре- дьщущим , в котором выполн лась фильтраци (циклы m и р,табл.4).

Дл получени нужного исполнительного адреса (ИА) на первый и второй , входы блока 22 модификации адресов поступает соответственно пр мое и инверсное значение признака М с выходов триггера 5 модификации, на третий вход - базовый адрес (БА) с одиннадцатого адресного выхода бло- ка 13. Дл получени требуемого ИА в блоке 22 модификации адресов производитс преобразование БА по следующему правилу:

-ИА БА + 1, если М 1, а мпад- ший разр д БА равен нулю;

-ИА БА - 1, если М 1 и младший разр д БА равен единице;

- ИА БА, если М 0.

0

Признак М мен ет свое значение на

противоположное в управл ющем слове канала в цикле, в котором производитс фильтраци по данному каналу. В остальных циклах значение М не мег н етс . Если признак М равен единице, а младший разр д БА и, следовательно , вход элемента НЕ 46 равны нулю, выходы элементов И 47 и ИЛИ 48 равны единице. Сигнал с выхода элемента И 47 поступает на вход переноса младшего разр да сумматора 49, к первому входу которого подключен БА, а к второму входу в этом случае ока- зьшаетс подключенной шина 51 логического нул , т.е. код 00. ..О, что 5 достигаетс подачей сигнала логической единицы с выхода элемента ИЛИ 48 на управл ющий вхрд мультиплексора 50. В итоге на .выходе сумматора 49 формируетс ИА БА + 1. Если М 1

0 и мпадщий разр д БА равен единице, выходы элементов НЕ 46, FI 47 и ИЛИ 48 равны нулю, В этом случае на входе переноса младшего разр да сумматора 49 действует нуль, а к его вто5 рону входу подключаетс шина 52 логической единицы, т.е. код 11...1, в то врем , как на первом входе сумматора 49 по прежнему БА. Суммирование БА с кодом 11 ... 1 равносильно вычи-

0 танию из БА единицы, так как -1 в дополнительном коде представл етс единицами во всех разр дах. В результате на выходе блока 22 модификации адресов имеетс ИА БА - 1. В том

5 случае, когда М О, .независимо от того, чему равен младший разр д БА, на выходе элемента И 47 устанавливаетс нуль, а выход элемента ИЛИ 48 равен единице. При этом на входе

17

переноса младшего разр да сумматора 49 действует нуль, а к второму входу подключаетс шина 51 логического нул . В результате на выходе бло - ка 22 модификации адресов присутствует ИА ВА, Указанна последовательность работы обеспечивает необходимьй пор док смены адресов смежных чеек блока 16 пам ти в кахсдом 15икле работы канала, в котором по данному каналу вьтолн етс фильтрагщ .

Claims

Формула изобретени

Программно-управл емый цифровой фильтр, содержащий первый и второй блоки пам ти, арифметический блок, блок модификации адресов, первый мультиплексор, .выходной регистр и блок, синхронизации, первый и второй выходы которого подключены к входам управлени соответственно записью и считьюанием первого блока пам ти, выход которого подключен к входу коэффициента арифметического блока, выход которого подключен к первому информационному входу первого мультиплексора и информационному входу выходного регистра, выход которого вл етс информационным выходом фильтра , входом запуска которого вл етс первый вход блока синхронизации , третий, четвертый, п тый и шестой выходы которого подключены соответственно к входу синхронизации приема, входу синхронизации вычислений , установочному входу и входу синхронизации вьздачи арифметического блока, вход операнда которого подключен к выходу второго блока пам ти, информационный вход которого подключен к выходу первого мультиплексора , вход записи выходного ре гистра подключен к седьмому выходу блока синхронизации, восьмой и дев тый выходы которого подключены к ВХО

дам.управлени соответственно записью и считыванием второго блока пам ти , управл ющий вход первого мультиплексора подключен к дес тому выходу блока синхронизации, одиннадцатый выход которого подключен к адрес Hoisiy входу блока модификации адресов , первый, второй и третий входы кода режима блока синхронизации вл ютс входами разр дов кода режима группы фильтра, отличающий- с тем, что, с целью повышени бы- й

513475i8

стродействи , в него введены счетчик адреса, первый и второй блоки формировани адреса, второй, третий, четвертый и п тый мультиплексоры, первый и второй триггеры, первый и второй регистры, сз матор, дешифратор и аналого-цифровой преобразователь, выход которого подключен к второму

10 информационному входу первого мультиплексора , двенадцатый, тринадцатый, четырнадцатьш и п тнадцатый выходы блока синхронизащш подключены соот ветственно к управл ющему входу вто-

t5 рого мультиплексора,, тактовому входу первого регистра, управл ющим входам третьего и четвертого мультиплексо ров, выходы которых подключены соответственно к первому и второму ин-

20 Формационным входам сумматора, выход которого подключен к информационному входу второго регистра, выход которого подключен к входу дешифратора, пе- первому информационному входу третье25 го мультиплексора и первому информационному входу второго мультиплексора , выход которого подключен к информационному входу первого блока пам ти , адресньй вход которого подключен

30 к первому выходу первого блока фор-- мировани адреса,.второй выход которого подключен к входу окончани обработки блока синхронизации, шестнадцатый выход которого подключен к тактовому входу первого триггера и тактовому входу второго триггера, выход которого подключен к управл ющему входу п того мультиплексора и четвертому входу кода режима блока синхронизации , .семнадцатый и восемнадцатый выходы которого подключены соответственно к входу обнулени и входу записи второго регистра, дев тнадцатый, двадцатый и двадцать первый выходы блока синхронизации подключены соответственно к первому, второму и третьему тактовым входам первого и ато- рого блоков формировани адреса, двадцать второй и двадцать третий выходы блока синхронизации подключены соответственно к входу обнулени и счетному входу счетчика адреса, выход которого подключен к адресному входу первого блока формировани адреса , двадцать четвертый выход блока

35

40

45

50

- 55 синхронизации подключен к тактовому входу аналого-цифрового преобразовател , информационные входы группы которого вл ютс информационными вхо-,

дами группы фильтра, вход переноса сумматора соединен с шиной логической единицы устройства, выход первого блока пам ти подключен к информационному входу первого регистра, первый выход которого подключен к информационному входу первого триггера , пр мой и инверсный вьпсоды которого подключены соответственно к первому , и второму информационным входам п того мультиплексора и соответственно первому и второму тактовому входам блока модификации адреса, выход которого подключен к адресному входу Iвторого блока формировани адреса, выход которого подключен к адресно- |му входу второго блока пам ти, вто- ;рой выход первого регистра подключен |к второму информахщонному входу тре- |тьего мультиплексора, объединен с выходом п того мультиплексора и подключен к первому информационному входу второго мультиплексора, второй иформационный вход которого подключен к входам кода режима группы филь- iTpa, третий и четвертый выходы перво- |го регистра подключены соответствен- JHO к первому и второму информацион- рым входам четвертого мультиплексора , выход дешифратора подключен к информационному входу второго триггера гц)ичем блок формировани адреса содержит регистр, сумматор и мультиплексор , t цыход которого подключен первш гу входу сумматора, выход которого вл етс первым выходом блока формировани адреса и подключен к информационному входу регистра, выход которого вл етс вторым выходом бло

5

ка формировани адреса и подключен к второму входу сумматора,первый ин- формационньш вход мультиплексора вл етс адресным входом блока формировани адреса, первым, вторым и третьим тактовыми входами которого вл ютс соответственно управл ющий вход мультиплексора, установочный вход и вход записи регистра, а второй информационный вход мультиплексора соединен с входом задани константы .блока формировани адреса, который вл етс входом задани константы фильтра, при этом блок модификации адреса содержит сумматор, мультиплексор, элемент НЕ, элемент ИЛИ и элемент И, выход которого подключен к первому входу.сумматора 0 и первому входу элемента ШШ, выход которого подключен к управл ющему входу мультиплексора, выход которого подключен к второму входу сумматора, выход крторого вл етс выходом блока модификации адреса, адресным входом которого вл етс третий вход сумматора, первым и вторым тактовыми входами блока модификации адреса вл ютс первый вход элемента И и второй вход элемента ИЛИ, второй вход элемента И подключен к выходу элемента НЕ, вход которого подключен к входу младшего разр да адресного входа блока модификации адреса, первый и второй информационные входы мультиплексора соединены соответственно с шиной логической единицы и логического нул устройства.

5

0

35

40

Таблица 1

17

0000 00000 Обнуление СчА 17 и РгА 55 в БФА 18

000000000 П1 А1 7 Запись управл ющего слова

000100001 СчА: СчА+1 первого канала в БП 4,

увеличение содержимого СчА 17 на 1

0001 00001 П1 А1 Запись коэффициента g i, в 0010 00010 СчА: СчА+1 БП А по первому каналу, увеличение содержимого СчА 17 на 1

001000010 П1 Запись коэффициента g,, в

001100011 ВП 4 по первому Kananyj увеличение содержимого СчА 17. на 1

0011 00011 П1 «CAI Запись коэффициента go, в 0100 00100 СчАг СчА+Т БП 4 по первому каналу,увеличение содержимого СчА 17 на 1

10

11

12

13

12

14

X0000 1 01011

000101100

0001 0010

01100 01101

0010 0011

01101

ото

X0011

0100

02110 01111

0100 0101

01111- 10000

0101 0110

1000 1001

оно

0111

10001 10010

0111 1000

10010 10011

1 А1 чА: СчА+1

1 А1 чА:-СчА-|-1

1 А1 ) чА:-СчА+1

1 :AI

чА: СчА+1

1 А1 чА: СчА+1

1 ;AI 7

чА: СчА+1

1 А1 чА: СчА+1

1 ./А1 :-И чА:- СчА+

. в увв

личение содержимого СчА 17 на 1

Запись коэффициента -Ь „ в БП 4 по первому каналу, уве личение содержимого СчА 17 на 1

Запись коэффициента g ц в БП 4 по первому каналу, уве личение содержимого СчА 17 на 1

Запись коэффициента g ,j в БП 4 по первому каналу , увеличение содержимого СчА 17 на 1 . Запись коэффициента g щ в БП 4 по первому каналу, увеличение содержимого СчА 17 на 1

Запись коэффициента в БП 4 по первому каналу, увеличение содержимого СчА 17 на 1

Запись коэффициента -Ь „ в БП 4 по первому каналу, увеличение содержимого СчА 17 на 1

Модификаци РгА 55 а БФА 18 и обнуление СчА 17 с целью перехода к адресам второго канала

Запись управл ющего слова второго канала в БП 4, увеличение содержимого СчА 17 на 1

Запись коэффициента g , в ВП 4 по второму каналу, увеличение содержимого СчА 17 на 1

Запись коэффициента g , БП 4 по второму каналу, личение содержимого СчА 17 на 1

Запись коэффициента g,, в БП 4 по втором каналу, увеличение содержимого СчА на 1

Запись коэффициента -Ь,, БП 4 по второму каналу, увеличение содержимого СчА- 17 на 1

Запись коэффициента -Ь„ в БП 4 по второму каналу,увеличение содержимого СчА 17 на 1

Запись коэффициента g в БЦ 4 по второму каналу, увеличение содержимого СчА на 1

Запись коэффИ1щента g БП 4 по втором каналу, личение содержимого СчА на 1

в уве17

в

17

уве- 17

23

8

1001 101U

10100 10101

8

1010 1011

10101

10110

24

1513475

л

Продолжение табл.1

Содержание и комментарии

Запись коэффициента gg в БП 4 по второму каналу, увеличение содержимого СчА 17 на 1

Запись коэффициента в ВП 4 по второму каналу, увеличение содержимого СчА 17 на 1

Запись коэффициента -Ь ,г в БП 4 по второму каналу, увеличение содержимого СчА 17 на 1

22

000

3 10

5

1

10

t 10

010 010

010

on

oil

010 010

010 010

010

oil on

on on

on

010 010

010 on 010 on

one

Olio 0110

on 1

0111

1000 1000

Таблица 3

r:-0

r 45 :- CM M:-O

гК:П1 M- гВ:П2 A2

2 A2 :- Pr 5

M: См+РгКх+РгВ чА:-СчА 1

гк:-п :AI

гВ:-П2 A2

; Мм+РгКхРгВ чА: СчА+1 гК:-П1 А1) гВ:-П2 А2

случае, если Тг 33 I Чтение управл ицето слова из БП 4, запись в Рг 6

Реалиэацы на См 9 разности (), запись в Рг 10

Запись в ТГ 5 признака кодификации Н и в ТГ 12 признака фильтрации Ф Обнуление Рг 10

Запись в Рг 10 сдвига S,увеличенного иа 1, если Тг 12 О Запись нового управл ющего слова в БП 4 на место прежнего Модификаци РгА 55 в 5ФА 18 (БФА 19) в том случае, если Тг 12 О, т.е. осуществл етс переход к адресам следующего канала

Обнуление Тг 25 в БУ 13, если обработаны все N каналов, вызывающее прекращение обработки до очередного запуска

Обнуление Тг 33 и СЧа 27 в БУ 13, если Тг 12 О, с цепью перехода в начало программы дп обработки следующего канала Модификаци СчА 17, обнуление СмНк 42 в БАр 14 Чтение g , из Бп 4, х ,(п-2) из БП 16 запись в РгК 39 н РгВ 40 Запись входного сигнала х,(п) в БП 16 на место х ,(п-2) Накопление в СмНк 42 g,,x,(n-2), модификаци СчА 17 Чтение g,, из БП 4, х,(п-1) из БП 16, запись в РгК 39 н РгВ 40 Накопление в СмНк 42 yj,x ,{п-2) + + g,,x,(n-O, модификаци СчА 17 Чтение g,, из БП 4, х ,(п) из БП 16, запись в РгК и РгВ 40 Накопление в СмНк 42 gj,(n-2) + g,, х,(п-) + goi ,(п) модификаци СчА 17

Чтение -Ь,, из БП 4, у,(п-2) из БП 16, запись в РгК 39 и РгВ 40 Накопление в СнНк 42 g ,,х ,(п-2) + + g,,x,(n-1) + ge,x,n) - Ь5,у,(п-2) модификаци СчА 17 Чтение -Ь „ из БП 4, у,(п-1) из БП 16, запись в РгК 39 н РгВ 40 Накопление в СмНк 42 у(п) - g,,x,(n-2)+ g „X ,(n-l) +

, + S,,x,M -Ь,,у/n-2) Ь„ y,(n-l)модификаци СчА 17

Запись у(п) в Рг 45 со сдвигом,

обнуление СмНк 42

Чтение g ,, из Бп ,.х(п-2)

-у,Сп-2) из БП 16, запись в РгК 39 и РгВ 40

Запись у i(n) в БП 16 на место У ,(п-2)

Накопление в СмНк 42 gjjX(n-2) кодификаци СчА 17

Чтение g, из Бп 4, Xj(n-l)

у,(п-1) из БП 16, запись в РгК 39 и РгВ 40

Накопление в СмНк 42 §,зХ(п-2) +

g цХ, (п-1) модификаци СчА 17 Чтение g из БП 4, х ,(п) у ,,(п) из БП 16, запись в РгК 39 и РгВ 40

31

1513475

32

Продолжение табл.3

Г

56o

53

PU8.//

5V

f0

te.5

И

команды , Базовый адрес

Ре/е.Т

М Коэахртшент К Сдвиг S сг «iLz: j g.

|з I le .

1

Фи.б

Фиг. 8

57 58

59 60 61 62

ад

6

ьЛгй.

Р П Р П

71 з|5А |фиШ-зИ| |г|Ф|Иг|з|5|| та

-

1грМ5М7|8|№

Фг/г.

д

I

iW

1111- д

Фб/г. 10