SU1387174A1 - Цифровой фильтр - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование в устройствах цифровой обработки случайных процессов (фильтраци  и спектральный анализ ) позвол ет повысить быстродействие цифрового фильтра. Цифровой фильтр содержит счетчик 3, блок 5 мультиплексировани  блок 6 оперативной пам ти, элемент ИЛИ-НЕ 7, генератор 10 импульсов, счетчики 11, 12, блок 13 посто нной пам ти, источник 14 логического нул , формирователь 15 импульсов, накапливающие сумматоры 16, 17 и цифроаналоговый преобразователь 18. Введение модул тора 1 дифференциальной импульсно-кодовой модул ции, перемножител  2, сумматора 4, элемента ИЛИ-НЕ 8 и элемента. ЗАПРЕТ 9 обеспечивает вычисление свертки в формате многоуровневой дельта-модул ции.или дифференциальной импульсно-кодовой модул ции , разр дность которой меньше разр дности обычной импульсно-кодовой модул ции , а также перевод блоков 6 и 13 пам ти в невыбранный режим дл  нулевых значений шагов квантовани . 3 ил. а (Л

Description

со оо

CDU.1

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах цифровой обработки случайных процессов, например, при фильтрации и спектральном анализе.

Цель изобретени  - повышение быстродействи  цифрового фильтра.

На фиг. 1 представлена функциональна  схема цифрового фильтра; на фиг. 2 - схема блока оперативной пам ти; на фиг. 3 - временные диаграммы сигналов.

Цифровой фильтр (фиг. 1) содержит модул тор 1 дифференциальной импульсно-ко- довой модул ции, перемножитель 2, первый 3 и второй 4 сумматоры, блок 5 мультиплексировани , блок б оперативной пам ти, первый 7 и второй 8 элементы ИЛИ-НЕ, элемент ЗАПРЕТ 9, генератор 10 импульсов, первый 11 и второй 12 счетчики, блок 13 посто нной пам ти, источник 14 логического нул , формирователь 15 импульсов, первый 16 и второй 17 накапливающие сумматоры и цифроаналоговый преобразователь 18. Обозначены также вход 19, аналоговый 20 и цифровые 21 выходы.

Блок 6 оперативной пам ти выполнен (фиг. 2) на буферном регистре 22 и управл емом блоке 23 пам ти.

Накапливающий сумматор 16 или 17 может быть выполнен на двух буферных регистрах , выходы которых подключены к первым и вторым входам сумматора, выходы последнего подключены к информационным входам первого регистра и  вл ютс  выходами накапливающего сумматора, информационные входы второго регистра и объединенные тактовые входы обоих регистров  вл ютс  соответствующими входами по информационным входам синхронизации накапливающего сумматора.

Формирователь 15 импульсов может представл ть собой триггер, С-вход которого через элемент НЕ подключен к первому входу формировател , а D-вход и выход  вл ютс  соответственно вторым входом и выходом формировател .

В основе работы цифрового фильтра лежит требование входного сигнала и представление коэффициентов импульсной характеристики фильтра в формате многоуровневой дельта или дифференциальной импульс- но-кодовой модул ции с разр дностью более низкой, чем при импульсно-кодовой модул ции .

Отсчет выходного сигнала цифрового фильтра в привычном формате импульсно- кодовой модул ции представл ет в виде

п t ин ., . уг, 1 2 S,-n,S,(1)

i

S ,,

Мгде Ьг ,г

{srj,

-1 - щаги квантовани  входного сигнала и импульсной характеристики соответственно;

М - длина импульсной характеристики; . ,

Последовательности (S и {Sj } представл ют собой последовательности щагов квантовани  соответствующих величин и представлены в формате многоуровневой дельта или дифференциальной импульсно- кодовой модул ции.

Вычисление последовательности {у„} по формуле (1) раздел ютс  на три последо

вательных этапа:

М-1 tti) (X)

V(Vy) ,;

Vy.- 2 V(Vy)K;

t;-l

у„ S, Vy.-.(2)

Этапы эти представл ютс  в виде последовательного включени  трех накапливающих сумматоров, причем первый из них осуществл ет дозированное суммирование М

слагаемых по формуле (2) в каждый период дискретизации входного сигнала.

Квантующа  амплитудна  характеристика модул тора соответствует одному из двух типов характеристики: с центральным подавлением и центральным клиппированием слабых сигналов. В первом случае дл  некоторых возможно равенство 5, О, а во втором Si О дл  любых . Поэтому, воспользовавшись в рассматриваемом устрой- стве первым случаем, формулу (2) можно записать в виде

W (Ю V ( Vy)K 2 Sm ,

(3)

где , гпь..,

niw-i- номера щагов квантовани  импульсной характеристики , не равных нулю; - количество ненулевых щагов .

Кроме того, при накоплении по формуле (3) значений V ( Vy) последние не измен ютс  в двух последовательных периодах дискретизации входного сигнала, если дл  второго периода S 0. Сигналом, при котором модул тор больщую часть времени находитс  в режиме молчани , т.е. генерирует последовательность /Sr (Oj, может  вл тьс  речевой сигнал.

Цифровой фильтр работает следующим образом.

Перед началом работы необходимо про- вести обнуление сумматоров 16 и 17 и блока 6 оперативной пам ти (цепи сброса не показаны). Такое обнуление необходимо проводить при случайных сбо х, например, питани , чтобы предотвратить накопление ощибок в выходном сигнале фильтра. В блоке 13 наход тс  записанные ранее только ненулевые значени  щагсв квантовани  импульсной характеристики вместе со своими номерами. С этой целью каждое слово блока 13 разбито на две части. В части, соответствующей первым выходам

блока 13, содержитс  значение шага S, а в части, соответствующей вторым выходам блока 13, его номер i g (а/а О, М-1 J. Таким образом, всего используетс  N  чеек блока 13 пам ти.

Тактовые импульсы (фиг. За) частотой (Т - период дискретизации) с выхода генератора 10 импульсов поступают на счетный вход счетчика 11 и первый управл ющий вход блока 6 пам ти, куда записываютс  произведени . По нулевому значению выходного кода счетчика 11 на выходе элемента ИЛИ-НЕ 7 формируетс  импульс (фиг. 36), по переднему фронту которого (в момент времени to) производитс  считывание выходного сигнала модул тора 1 (фиг. Зв), на информационный вход которого с входа 19 подаетс  входной аналоговый сигнал. Выбор блоков 6 и 13 пам ти производитс  при помощи сигнала на выходе элемента ЗАПРЕТ 9 при низком уровне которого блоки 6 и 13 наход тс  в выбранном , а при высоком уровне - в невыбранном состо ни х. Управление режимом работы блока 6 пам ти (чтение / запись) производитс  при помощи сигнала с генератора 10 (фиг. Зв), при высоком уровне которого производитс  чтение из блока 6, а при низком - запись в блок 6.

Допустим, что в данном периоде дискретизации Т выходной сигнал модул тора 1 S fe Ф 0. Это приводит к тому, что выходной сигнал элемента ИЛИ-НЕ 8 (фиг. Зг), а значит и сигнал с элемента 9 (фиг. Зд) равны нулю, т.е. блоки 6 и 13 наход тс  на прот жении указанного периода дискретизации Т в выбранном состо нии. На интервале О, Т значение сигнала 5 поступает на входы перемножнтел  2, на другие входы которого последовательно подаютс  в циклическом пор дке с первых выходов блока 13 пам ти все N ненулевых значений шагов квантовани  ( , каждый на прот жении времени . Результат перемножени  5 %одаетс  на первые входы сумматора 4, на вторые входы которого подаетс  сигнал с выхода блока 6 пам ти в режиме чтени .

Сумматор 4 суммирует на прот жении интервалов времени to, t|) t2, 1з и так далее выходные значени  перемножител  2 со знaчeни м f запомненных в блоке 6 сумм произведений щагов квантовани  на коэффициенты (неполных, т.е. содержащих менее N слагаемых сверток (3). В последующие интервалы времени ta, t4 и так далее, начина  с заднего фронта сигнала генератора 10 и при равенстве этого сигнала нулю (фиг. За), производитс  запись накопленной величины сигнала (соответствующей неполной свертке), в ту же  чейку блока 6 пам ти через блок 5 мультиплексора.

0

5

0

5

0

5

0

5

Такое накопление сигнала в виде неполной свертки проводитс  на прот жении всех интервалов времени , кроме to, t2, когда по вл етс  импульс с выхода элемента ИЛИ-НЕ (фиг. 36). В интервале времени toti сигнал с выходов блока 6 пам ти, соответствующий неполной свертке и содержащий N-1 слагаемое, суммируетс  в сумматоре 4 с очередным значением выходного сигнала перемножител  2. В результате этого суммировани  он становитс  равным полной свертке (3). Импульс с элемента 7 на врем  t G toto переводит блока 5 мультиплексировани  в другое положение , в результате чего в момент времени ti, т.е. по переднему фронту импульса формировател  (фиг. Зе), выходной сигнал сумматора 4 записываетс  в накапливающий сумматор 16, а в соответствующую  чейку блока 6 пам ти в интервале времени ti,t2 записываетс  «О.

Накапливающий сумматор 16 формирует за период tits (врем  существовани  импульса формировател  15) значение сигнала V УП, который по заднему фронту импульса формировател  15 (момент времени ta записываетс  в сумматор 17, где суммируетс  с предыдущим отсчетом выходного сигнала фильтра уп-и в результате чего на цифровых выходах 21 фильтра формируетс  выходной сигнал ул в формате импульсно- кодовой модул ции. При помощи цифро- аналогового преобразовател  18 сигнал преобразуетс  в аналоговую форму у (t) и подаетс  на аналоговый выход 20 фильтра. В последующие периоды дискретизации при . работа фильтра происходит аналогично.

Номера  чеек блока 6 пам ти задаютс  рециркулирующими относительно номеров  чеек блока 13 пам ти. Они вычисл ютс  сумматором 3, суммирующим по модулю М код с вторых выходов блока 13, соответствующий последовательности номеров ненулевых щагов квантовани  ..., со значением кода на выходах счетчика 12, имеющего коэффициент пересчета М. Допустим, что в к-м периоде дискретизации значение выходного кода счетчика 12 тогда последовательность номеров  чеек блока 6 пам ти имеет вид {п {(m4-K)modM то,..., (фиг. Зж, при то 0; ).

В этом -периоде дискретизации значение неполной свертки, содержащей N-1 слагаемое, находитс  в  чейке mo блока 6 и подаетс  в интервале времени to, ti на сумматор 4, в результате чего на его выходах формируетс  полна  свертка (3), а в указанную  чейку записываетс  нулевое значение кода. В следующем периоде дискретизации последовательность {п} смещаетс  на единицу {п {(m--i-K)modM mi,...,, mo , свертка , содержаща  N-1 слагаемо, находитс  в  чейке к mi.

После суммировани  в сумматоре 4  чейка п блока 6 пам ти обнул етс , а в остальные  чейки записываютс  те же суммы , содержащие дополнительно значение то,...,, причем в  чейку обнуленную в предыдущем периоде дискретизации , записываетс  значение 5 м1.|.

Допустим, что в некотором (к+1)-м периоде дискретизации ST+i 0. Тогда на этом интервале времени О, Т элемент ИЛИ-НЕ 8 формирует сигнал, равный единице. Однако последний не проходит через элемент ЗАПРЕТ 9, так как на запрещающем входе последнего в интервале времени tp tg присутствует единичный сигнал. Это означает, что на интервале to, iz блоки 6 и 13 пам ти наход тс  в выбранном состо нии.

Результат перемножени  щага квантовани  входного сигнала на последовательность коэффициентов при нулевом сигнале с элемента 9 равен {Sft+iS (oj на всем интервале дискретизации. Неполна  свертка, содержаща  N-1 слагаемое, в интервале времени to, ti выводитс  из блока 6 пам ти, суммируетс  в сумматоре 4 с нулевым результатом перемножени  и в момент времени ti (по переднему фронту импульса формировател  15) записываетс  в накапливающий сумматор 16. В результате этого сумматоры 16 и 17 формируют выходной сигнал фильтра yk+i так же, как и в предыдущем случае при . В интервале времени ti, t2 на место указанной неполной свертки в блоке 6 пам ти записываетс  нулевое значение кода, чем подготавливаетс  очередной цикл накоплени  N слагаемых по формуле (3).

После окончани  импульса с блока 5 на выходе элемента 9 по вл етс  единичный сигнал, который переводит блоки 6 и 13 пам ти в невыбранное состо ние. Последнее правомерно, так как суммирование нулевого значени  произведени  величин щага квантовани  входного сигнала на коэффициенты с запомненными в блоке 6 пам ти значени ми неполных сверток не измен ют значений последних.

В последующем интервале дискретизации работа фильтра происходит аналогично .

Блок 6 пам ти (фиг. 2) работает следующим образом.

При подаче сигнала низкого уровн  на второй управл ющий вход блок 23 находитс  в выбранном состо нии, а при подаче сигнала высокого уровн  переходит в не- выбрапное состо ние с уменьщенной потребл емой мощностью. В выбранном состо нии управление режимом записи и чтени  из блока 6 осуществл етс  импульсами генератора 10 импульсов. По заднему фронту

этих импульсов значение входного сигнала блока 6 записываетс  в буферный регистр 22, а далее при нулевом тактовом сигнале переписываетс  из регистра 23 в заданную

блоком 3  чейку 23. Включение регистра 22 позвол ет избежать неопределенного значени  входного сигнала блока 6. При единичном уровне тактового сигнала из заданной блоком 23  чейки блока 23 значение, записанное в ней ранее, подаетс  на выходь

блока 6.

Функци  управл ющего входа в блоке 13 аналогична функции второго управл ющего входа блока 6.

Формирователь 15 импульсов предназначен дл  разделени  во времени вычислени  полной свертки, промежуточного суммировани  и получени  выходного отсчета фильтра.

Таким образом, в рассмотренном цифровом фильтре затраты времени на вычисление одного значени  полной свертки (3)

равны t N шах (t, 1чт.озу) tsn.oay,

где N - количество ненулевых членов;

t.iT.o3y-|--t3ri.o3y врем  обращени  блока 6 пам ти

tj;, tn - врем  выполнени  арифметических операций в сумматоре 4 и

перемножителе 2 соответственно.

За счет уменьщени  разр дности щагов квантовани  входного сигнала и коэффициентов импульсной характеристики значени 

2 бньще, чем в известном фильтре, а значит при одинаковом значении N рас- матриваемый фильтр обладает больщим быстродействием .

Быстродействие также увеличиваетс  за счет того, что в К-м интервале дискретизаЦии полна  свертка (3) выводитс  на сумматор 16 в (К-1)N-|-1 -M такте, что позвол ет по сравнению с известным получить выигрыщ в быстродействии, равный

K(N-1 -(К-1)N + 1 N-2 тактам .

Кроме того, устранение операции умножени  нулевых значений щагов квантовани  входного сигнала на коэффициенты, с отключением на соответствующее врем  блоков пам ти, позвол ет повысить экономичность фильтра.

Claims (1)

1. Формула изобретени 

   Цифровой фильтр, содержащий генератор импульсов, выход которого подключен к

   первому управл ющему входу блока оперативной пам ти, первому входу формировател  импульсов и входу перво го счетчика , выходы разр дов которого подключены к адресным входам блока посто нной пам ти и входам первого элемента ИЛИ-НЕ,

   выход которого соединен с вторым входом формировател  импульсов и управл ющим входом блока мультиплексировани , первые информационные входы которого объединены с информационными входами первого накапливающего сумматора, выходы которого соединены с информационными входами второго накапливающего сумматора, выходы которого соединены с входами цифро- аналогового преобразовател , выход которого  вл етс  аналоговым выходом цифрового фильтра, выход переполнени  первого счетчика соединен с входом второго счетчика , выходы которого подключены к первым входам первого сумматора, вторые ин- формационные входы блока мультиплексировани  подключены к щине логического нул , выходы блока мультиплексировани  и первого сумматора соединены соответственно с информацонными и адресными входами блока оперативной пам ти, выход формировател  импульсов подключен к входам синхронизации первого и второго накапливающих сумматоров, отличающийс  тем, что, с целью повышени  быстродействи  цифрового фильтра, в него введены перемножитель, второй сумматор, второй элемент ИЛИ-НЕ, элемент ЗАПРЕТ и модул тор дифференциальной импульсно-кодовой модул ции, ин

   с 0 0

   формационный вход которого  вл етс  входом цифрового фильтра, тактовый вход модул тора дифференциальной импульсно-кодовой модул ции объединен с запрещающим входом элемента ЗАПРЕТ и подключен к выходу первого элемента ИЛИ-НЕ, выходы модул тора дифференциальной импульсно-кодовой модул ции подключены к первым входам перемножител  и входам второго элемента ИЛИ-НЕ, выход которого соединен с разрешающим входом элемента ЗАПРЕТ, выход которого подключен к второму управл ющему входу блока оперативной пам ти и управл ющему входу блока посто нной пам ти, первые и вторые выходы которого соединены с вторыми входами соответственно перемножител  и первого сумматора, выходы перемножител  и блока оперативной пам ти соединены соответственно с первыми и вторыми входами второго сумматора, выходы которого подключены к информационным входам первого накапливающего сумматора, выходы второго накапливающего сумматора  вл ютс  цифровыми выходами цифрового фильтра.

   f 2

   Фи2.2