SU1481893A1 - Цифровой фильтр с линейной дельта-модул цией - Google Patents
Цифровой фильтр с линейной дельта-модул цией Download PDFInfo
- Publication number
- SU1481893A1 SU1481893A1 SU874282761A SU4282761A SU1481893A1 SU 1481893 A1 SU1481893 A1 SU 1481893A1 SU 874282761 A SU874282761 A SU 874282761A SU 4282761 A SU4282761 A SU 4282761A SU 1481893 A1 SU1481893 A1 SU 1481893A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- block
- adder
- output
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и технике св зи. Его использование в устройствах цифровой обработки сигналов позвол ет повысить быстродействие фильтра. Цифровой фильтр содержит генератор 1 импульсов, формирователи 2, 3 адресов, формирователь 4 импульсов, блок 5 посто нной пам ти, блок 6 оперативной пам ти, блок 8 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ , блок 9 мультиплексировани , двоичный сумматор 10, накапливающий сумматор 11 и буферные регистры 12, 13. Благодар введению блока 7 оперативной пам ти вычисление цифровой свертки обеспечиваетс более быстро. 1 з.п.ф-лы, 3 ил.
Description
Јь
ОО
00
со
ОО
фиг. 1
I. 21
t.o
(hi
s-;
M-1
, , (2)
гле V Т v Рш где п, 2 х s-, i
(Ы
S i
S-i
(3) Рассмотрение сЬормулы (2) показывательных значений fyh Каждое из этих значений вычисл етс только при помощи операций суммиИзобретение относитс к вычислительной технике и технике св зи и может быть использовано в устройствах цифровой обработки сигналов.
Цель изобретени - повышение быстродействи фильтра.
На фиг. 1 представлена функциональ на схема фильтра; на фиг. 2 - формирователь адресов; на фиг. 3 -времен- JQ ет, что выходной сигнал Лильтра мож- ные диаграммы работы фильтра.но получить, суммиру М последоваЦифровой фильтр с линейной дельта- модул цией содержит генератор 1 импульсов , первый 2 и второй 3 формирователи адресов, формирователь 4 им- $ ровани , без выполнени операции пульсов, блок 5 посто нной пам ти,многоразр дного умножени , что позпервьй 6 и второй 7 блоки оператив-вол ет сократить затраты времени на
ной пам ти, блок 8 элементов ИСКПЮЧА- вычисление последовательности у„}, ЮЩЕЕ ИЛИ, блок 9 мультиплексировани ,- а в результате увеличить быстродей- двоичный сумматор 10, накапливающий 20 ствие цифрового фильтра, сумматор 11, первый 12 и второй 13 J регистры сдвига.
Формирователи 2 и 3 адресов содержат (фиг. 2) выделитель 14 положительного перепада, регистр 15 сдвига 25 ровател х 2 и 3 адресов (цепи сброса и сумматор lb по модулю два.не показаны). На выходах фильтра при
Цифровой фильтр с линейной дельта- этом устанавливаетс нулевое значе- модул цией работает по следующему а - ние выходного сигнала. Одновременно горитму.в блоки 6 и 7 оперативной пам ти неИзвестно , что выходной сигнал циф- 30 обходимо занести нулевые последова- рового фильтра, в котором весовые ко- тельности. эффициенты представлены в формате ли нейной дельта-модул ции (ЛДМ), а входной сигнал - в формате импульсноПеред началом фильтрации необходимо провести обнуление накапливающего сумматора 11, регистра 13 и установить начальные значени в формиГенератор 1 импульсов генерирует непрерывную последовательность импульсов (Лиг. За) частотой К/Т, где
кодовЪй модул ции (ИКМ), вычисл етс 35 Т - период дискретизации. По передпо Лормуле цифровой свертки
нему фронту (положительному перепаду) этих импульсов, поступающих на тактовые входы Формирователей 2 и 3 адресов , на выходах последних формиру- 4д ютс соответственно последовательности адресов блока 5 посто нной пам ти (весовых коэффициентов) I,-},
1 -L
}гО
(М
(О
где |xj, k О - входна ИКМ-последо тельность;
Јe(m J, , К-1 -весова последованему фронту (положительному перепаду) этих импульсов, поступающих на тактовые входы Формирователей 2 и 3 адресов , на выходах последних формиру- 4д ютс соответственно последовательности адресов блока 5 посто нной пам ти (весовых коэффициентов) I,-},
i - О, М-1 (фиг. 36), совпадающих с i последовательностью адресов второго
тельность, д блока 7 оперативной пам ти, и после- ленна в формате
довательность адресов блока 6 опера- тивной пам ти Гц,, i О, М-1.
ЛДМ: е(Г е Н; ППр мое вычисление последовательности отсчетов 1у„} по (1) требует ведени в каждом периоде дискретизации большого числа ар метических . операций (п М), что преп тствует получению высокого быстродействи цифрового фильтра,55
довательность адресов блока 6 опера- тивной пам ти Гц,, i О, М-1.
Формирователи 2 и 3 адресов выпол нены одинаковыми, т.е. при rtod I где п - номер отсчета входного сигна ла, {rh|;) По каждому из адресов Р, в блоке 5 посто нной пам ти записанное значение соответствующего коэффициента весовой последовательно
сти цифрового фильтра в формате ли- Дл получени алгоритма функциони- нейной дельта.модул ции L (wfc (1
ровани предлагаемого устройства измен ют пор док суммировани в O)s
V,
)/2, LliMof 11
I. 21
t.o
(hi
s-;
M-1
, , (2)
гле V Т v Рш где п, 2 х s-, i
(Ы
Рассмотрение сЬормулы ет, что выходной сигнал но получить, суммиру М тельных значений fyh Каждое из этих значений вычисл етс только при помощи операций суммиет , что выходной сигнал Лильтра мож- но получить, суммиру М последоваровани , без выполнени операции многоразр дного умножени , что поз вычисление последовательности у„}, а в результате увеличить быстродей- ствие цифрового фильтра,
ровател х 2 и 3 адресов (цепи сброса не показаны). На выходах фильтра при
Перед началом фильтрации необходимо провести обнуление накапливающего сумматора 11, регистра 13 и установить начальные значени в форми обходимо занести нулевые последова- тельности.
Генератор 1 импульсов генерирует непрерывную последовательность импульсов (Лиг. За) частотой К/Т, где
Т - период дискретизации. По переднему фронту (положительному перепаду) этих импульсов, поступающих на тактовые входы Формирователей 2 и 3 адресов , на выходах последних формиру- ютс соответственно последовательности адресов блока 5 посто нной пам ти (весовых коэффициентов) I,-},
i - О, М-1 (фиг. 36), совпадающих с последовательностью адресов второго
блока 7 оперативной пам ти, и после-
блока 7 оперативной пам ти, и после-
довательность адресов блока 6 опера- тивной пам ти Гц,, i О, М-1.
Формирователи 2 и 3 адресов выполнены одинаковыми, т.е. при rtod II, где п - номер отсчета входного сигнала , {rh|;) По каждому из адресов Р, в блоке 5 посто нной пам ти записанное значение соответствующего коэффициента весовой последовательно V ,
)/2, LliMof 11
31481893
Запись производ т следующим образом . В чейку с номером Р( записывают значение L v , k (M-i)mod М, в
5
результате чего, за период дискретизации Т при поступлении на входы блока 5 посто нной пам ти последовательности {Р,5 , i « О, М-1 на его выходе генерируетс последовательность 10 ,(w
сумматора 10 поступает последователь ность x,j, q n - (M-i)Tnod К, запи санна по номерам чеек г,,} i и О, М-1 блока 6 оперативной пам ти. Одновременно в интервале времени t0, t,проводитс чтение из чейки Рс блока 7 пам ти значени накопленного в ней сигнала, которое суммируетс в сумматоре 10 с значением х
n - (М-0) mod M
цо
п. Результат
гт IWi tiл w i w о V W шии n - и. гезулътйч L J, k - 0, M-l, M-2,...,l), посту- суммировани в интервале времени tt,,
пающа на вход блока 8 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.
Рассмотрим работу фильтра с момента времени t ъ (фиг. 3), когда на выходе формировател 4 импульсов, выдел ющего начальное (Р0)-е состо ние формировател 2 адресов, по вл етс импульс (фиг. Зг). По заднему фронту этого импульса в первом регистре 12 фиксируетс значение адреса г п ,, которое в следующем периоде дискретизации , в момент времени te, из регистра 12 переписываетс в йюрмирователь 3 адресов, т.е. в следующем периоде дискретизации на выходах блока 3 по переднему фронту сигнала с блока 4 генерируетс последовательность
1Г «, , Гп,1 г , г у,,м-1 Г h,ol
Принимают, что в данном периоде дискретизации n 0 mod M. Тогда frd;}j
,, а в следующем периоде дискре- тизации (n I nod M) справедливо
равенство fr „+1 i№lUn, Wcc( M.
Таким образом, запись значени выходного сигнала формировател 3 во втором такте предыдущего периода дискретизации в формирователь 3 в первом такте последующего периода дискретизации обеспечивает циркул цию адресов блоков 5 и 6 пам ти.
Отсчет входного сигнала х h поступает с входов фильтра на информацией ные входы блока 6 оперативной пам ти и блока 9 мультиплексировани . В интервале времени ft 0 высоком уровне сигнала с блока 4 значение записываетс в чейку г „ с блока 6 пам ти и одновременно через блок 9 поступает на входы сумматора 10. В последующих тактах в интервале времени , Ц}из блока 6 считываютс и через блок Ч передаютс на входы сум- матора 10 очередные значени отсчетов входного сигнала хд, причем за период дискретизации О, Т на входы
,
сумматора 10 поступает последовательность x,j, q n - (M-i)Tnod К, запи- санна по номерам чеек г,,} i и О, М-1 блока 6 оперативной пам ти. Одновременно в интервале времени t0, t,проводитс чтение из чейки Рс блока 7 пам ти значени накопленного в ней сигнала, которое суммируетс в сумматоре 10 с значением х
n - (М-0) mod M
цо
п. Результат
Ч о V W шии n - и. гезулътйч суммировани в интервале времени tt,,
Vi:
tajзаписываетс в ту же Р0 чейку блока 7 оперативной пам ти. В последующем такте в интервале времени t., t4 осуществл етс запись результата суммировани значени из чейки Р блока 7 со значением отсчета х qi n-(M-l)mod M n-(M-l).
Учитыва , что такое накопление происходит непрерывно в n-м интервале дискретизации Г, Т на выходах сумматора Ю формируетс последовательность значений Уь-П (М i)tnod M, 1 0, М-1, поступающа через блок 8 на информационные входы сумматора I1. Значени
:VK
Ј,s
S-U
Одновременно на управл ющий вход блока 8 поступает последовательность
(ю весовых коэффициентов iL , k
®
45
40
(K-i)raod M, i О, М-1, причем при L 0 производитс суммирование
значени vy n.k с накопленным в сумма1 , ,т (Ы ,
торе 1I значением, а при L t 1 вычитание значени vyh.v из накопленной в сумматоре 11 суммы. Так как последовательность индексов значений
У и L соответствуют записанным
ранее индексам в формуле цифровой свертки (1), то в конце интервала дискретизации в сумматоре 11 Формируетс значение выходного отсчета предлагаемого устройства у в формате ИКМ. По переднему фронту сигнала с блока 4 в следующем периоде дискретизации значение уп записываетс во второй регистр 13, а сумматор 11 обнул етс . В последующие интервалы дискретизации работа предлагаемого
514
цифрового фильтра происходит аналогично .
Формирователь 3 (2) адреса представл ет собой генератор М-последова тельности. Дл генерации последовательности адресов fP, } используетс следующее свойство П-последователь- ности: ее можно получить на основе регистра сдвига с соответствующими обратными св з ми, причем задержка формировани очередной кодовой комбинации на выходе регистра сдвига не превышает времени задержки в одном триггере, в то врем как, например , в счетчиках эта задержка значительно больше. Другим используемым свойством указанной последовательности вл етс то, что на прот жении М тактов, М 2h - 1, п - разр дност регистра сдвига, выходные кодовые комбинации не повтор ютс . Начальна кодова комбинаци может быть произвольной , отличной от нулевой, причем все кодовые комбинации повтор ютс в выходной последовательности с соответствующим временным сдвигом.
Следовательно, псевдослучайна последовательность Р,-}, i 0, M-1, Р- О, М 2 - 1, генерируема на выходах формировател 3 (2) адреса, позвол ет адресовать соответствующее число чеек в блоках 5-7 пам ти, а использование дл ее формировани регистра 15 сдвига с соответствующими св з ми позвол ет сократить непроизводительные потери времени на формирование каждого адреса.
Таким образом, затраты времени на вычисление отсчета выходного сигнала по сравнению с известным фильтром уменьшаютс .
Claims (2)
- Формула изобретени)о Цифровой фильтр с линейной дельта-модул цией, содержащий генератор импульсов, выход которого подключен к входу первого формировател адресов, выходы которого соединены с входами блока посто нной пам ти и формировател импульсов, выход которого подключен к тактовым входам первого и второго буферных регистров и управл ющим входам первого блока оперативной пам ти и блока мультиплексировани , второй формирователь .адресов, двоичный сумматор, накапливающий сумматор, выход блока посто нной пам ти подключен к первому входу936блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого блока оперативной пам ти соединены с первыми информационными входами блока мультиплексировани , вторые информационные входы которого объединены с информационными входами первого блока оперативной пам ти и вл ютс входами фильтра, о т л и чающийс тем, что, с целью повышени быстродействи фильтра, в него введен второй блок оперативной пам ти, адресные входы которого подключены к выходам первого формировател адресов, управл ющий вход второго блока оперативной пам ти объединен с тактовыми входами накапливающего сумматора и второго формировател адресов и подключен к выходу генератора импульсов, выходы второго формировател адресов соединены с адресными входами первого блока оперативной пам ти и информационными входами первого буферного регистра, выходы5 которого соединены с информационными входами второго формировател адресов , управл ющий вход которого объ- единен с входом обнулени накапливающего сумматора и подключен к выходуформировател импульсов, выходы блока мультиплексировани и второго блока оперативной пам ти соединены соответственно с первыми и вторыми входами двоичного сумматора, выходы которого5 подключены к информационным входам второго блока оперативной пам ти и вторым входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с информационными входами накапливающего сумматора, выходы которого соединены с информационными входами второго буферного регистра, выходы которого вл ютс выходами фильтра.
- 2. Фильтр по п. 1, о т л и ч а ю Ч и и с тем, что формирователь адресов содержит регистр сдвига, сумматор по модулю два и формирователь переднего фронта импульса, выход которого соединен с управл ющим входомрегистра сдвига, установочные и тактовый входы которого и вход формиро- вател переднего фронта импульса вл ютс соответственно информационными тактовым и управл ющим входами формировател , выход сумматора по модулю два соединен с информационным входом регистра сдвига, выходы которого подключены к входам сумматора по модулю два и вл ютс выходами формировател .а бSФиг. IФг/sJ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874282761A SU1481893A1 (ru) | 1987-07-13 | 1987-07-13 | Цифровой фильтр с линейной дельта-модул цией |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874282761A SU1481893A1 (ru) | 1987-07-13 | 1987-07-13 | Цифровой фильтр с линейной дельта-модул цией |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1481893A1 true SU1481893A1 (ru) | 1989-05-23 |
Family
ID=21318872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874282761A SU1481893A1 (ru) | 1987-07-13 | 1987-07-13 | Цифровой фильтр с линейной дельта-модул цией |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1481893A1 (ru) |
-
1987
- 1987-07-13 SU SU874282761A patent/SU1481893A1/ru active
Non-Patent Citations (1)
Title |
---|
Погрибной В. А. Бортовые системы обработки сигналов. - Киев: Hay- кова думка, 1984, с; 84. Авторское свидетельство СССР № 1424119. кл. Н 03 К 3/02, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1481893A1 (ru) | Цифровой фильтр с линейной дельта-модул цией | |
US4118784A (en) | Differential DFT digital filtering device | |
SU904201A1 (ru) | Цифровой фильтр | |
SU1387174A1 (ru) | Цифровой фильтр | |
SU1171804A1 (ru) | Цифровой формирователь спектра | |
SU1424119A1 (ru) | Цифровой фильтр с линейной дельта-модул цией | |
SU1193778A1 (ru) | Многоканальное устройство фильтрации | |
SU1197063A1 (ru) | Цифровой нерекурсивный фильтр. | |
SU942247A1 (ru) | Цифровой нерекурсивный фильтр | |
SU748880A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1555826A1 (ru) | Цифровой фильтр | |
SU1716606A1 (ru) | Цифровой фильтр с линейной дельта-модул цией | |
SU1226449A1 (ru) | Функциональный преобразователь | |
SU919054A1 (ru) | Цифровой фильтр | |
SU832560A1 (ru) | Цифровой коррел тор | |
SU1244786A1 (ru) | Цифровой фильтр | |
SU1425840A1 (ru) | Цифровой фильтр | |
SU383056A1 (ru) | Многоканальный коррелятор | |
SU572933A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU1474676A1 (ru) | Цифровой фильтр | |
SU765881A1 (ru) | Аналоговое запоминающее устройство | |
SU1401480A1 (ru) | Многоканальный цифровой интерполирующий фильтр | |
SU1483608A1 (ru) | Цифровой нерекурсивный фильтр | |
SU1091347A1 (ru) | Реверсивный счетчик импульсов | |
SU830635A1 (ru) | Цифровой фильтр |