SU1348827A1 - Устройство дл вычислени значений полинома - Google Patents

Abstract

Изобретение относитс  к ; ычисли- тельной технике и может бъгть ис:поль- зовано дл  аппроксимации JYHKUV; м.:-тодом Горнера з устройствах (5брабг)Тки информации. Цель изобретени  - расширение функциональных возможностей за счет вычислени  обобщенных полиномов. С этой целью в устройство , содержащее регистры 1-3, триггеры 15-18, регистр- льтиплексор 19, элементы И 20, 21, коммутатор 22, сумматор 23, блок 24 умножени , блоки 4, 6 пам ти и счетчик 8, введены схемы 12, 13 сравнени , блоки 5, 7 пам ти, счетчики 9-11 и вычитатель 14 единицы с соответствующими св з ми . Уст ройгтВ Т в1.;-1ИСЛ5|ет значение 5 o6o6i:ieHHoro полинома Г (х, «X, ... X, а,), где а, - i-й Kc:-)q tJiiime rr полинома; S (j 1,п)- с азателг) степени j-ro аргумента при i-M ко ффициенте. 3 ил. (Л с 00 00 to

Description

Изобретение относитс  к вычислительной технике и может быть использовано ,п-т  аппроксимации функций методом Гирнера в устройствах обработки информации.

Цель изобретени  - расширение фун кциональных возможностей за счет вычислени  обобщенных полиномов.

На фиг.1 показана функцио)шльна  схема устройства; на фиг.2 и 3 - структура регистра-мультиплексора и первого триггера соответственно.

Устройство содержит регистры 1-3, блоки 4-7 пам ти, счетчики 8-11, схемы 12, 13 сравнени , вычитатель 14 единицы, триггеры 1 5--18,регистр- мультиплексор 19, элементы И 20, 21, комк татор 22, сумматор 23, блок 24 умножени , информационный выход 25 устройства и выход 26 сигнала окончани  вычислений. Регистр-мультиплексор (фиг.2) и первый триггер (фиг.З) содержат регистры 27, 28, коммутатор 29, элемент ИЛИ 30 и триггер 31.

Устройство вычисл ет значение обобщенного полинома

р Е: (х/

X,

X

г де

J(

а -

(,n)

коэффициент полинома 5

1эате,пь степени j-TО аргумента при i-M коэффициенте. Например дл  случа  т рех аргу- , дл  которых макс.и- мальные показатели заданы равными соответственно 2, 1, 1, общенный полином угмеет 12 членов с

ментов X Р

вычисл ем1.1Й в устройстрзе nt, фс муле

Р - (((а„х, - а ) X, а )х - (a,jX, п) х,4 а,)х, ((а,х, 3488272

+ а5)х,+ а)х (, + а,)х,

а,.

В процессе вычислени  выдел етс  р д этапов, количество которых равно числу аргументов.

На первом этапе в приведенном примере вычисл етс  второе поколение коэффициентов полинома: b (j Т,(3,„ -ь и... ( + 1)), при этом Ь (а,,х + а )х, -(- а , ,

Ч Т 2 (а, X, -ь а.)х, а,

Ь, (, -1- а)х -(- а,

и полином приобретает вид Р (, -- b,|)Xj -н , -«- Ь .

25 На втором этапе вычисл етс  третье поколение коэффициентов полинома

С., (k 1, (S

30

+ 1)...(8„,,,

+ 1

При этом С Ь х -t- bj и С 3 - Ь, и полином Р С X ,.

На третьем этапе вычисл етс  еле- дущее поколение (дл  данного примера окончательное значение полинома) коэффициентов полинома.

Перед началом работы устройства

в регистр 1 записываетс  число аргументов обобщенного полинома, в блоки 4, 5 пам ти - последовательность максимальных показателей степеней аргументов, дополненна  числом, на

единицу меньшим количества аргументов , в блок 6 пам ти - последовательность коэффициентов полинома а , а , .,., а , в блок 7 пам ти - последовательность аргументов х, x,j, ...х

четчики 8-11 и триггеры 15-18 сбра- смваютс  н нулевое состо ние.

Синхронизаци  работы устройства ас чиествл еге  путем тактировани  локов 2-4, 8, 9/11, 15-19 одной

синхрочастоюй (на фиг.1 цепи синхро- н -;зации не показаны) .

Разбиение процесса вычислени  олинома на этапы происходит по сото нию счетчика 9: нулевому состо 

нию соответствует первый этап, первому - второй и т.д. На каждом этапе вычнсл ютс.ч коэффициенты соответствующего поколени . Вычислением коэффициентов управл ет сигнал с Bbrxoad триггера 16. В течение интервалов с ну, значением сигнала вычисл ютс  отдельные коэффициенты, KI то- рые при последующем единичном эначе- НИИ сигнала записываютс  в блок 6 пам ти. По око)чании записи очередного коэффициента состо ние счетчика 10, определ ющего адрес записи, увеличиваетс  на единицу. Считывание коэффи11 1ентов происходит по адресам, определ ем1.1м счетчиком 1 1 . Этот счетчик измен ет свое состо ние с частотой синхронизации, исключа  врем  записи коэффициентов, когда воспри тие синхросигналов запрещено сигналом с выхода триггера 15.

Вьшисление первого коэффициента следующего поколени  начинаетс  со считьтани  nei;r-oro коэффицтгсч i а из блока 6 пам ти. К этому моменту регистр 2 сброшен в ноль сигналом с выхода элемента И 20 и нулевой код с выхода блока 24 умножени  поступает на вход сумматора 23. Считанный коэф фициент с выхода сумматора 23 сываетс  в конц такта в регистр 2. В следующем такте этот )..:ц11С:Нт домножаетс  в блоке 24 умножен1;  па значение аргумента и результа: скла-- дываетс  на сумматоре 23 с очередным считанным из блока 6 пам ти коэффициентом . Полученна  сумма записываетс  в конце такта в регистр 2,

На управлений вход (заггись/чтс- н::е) блока 6 пам ти подаетс  сигнал с выхода триггера 16. При нулевых знчени х этого сигнала из блока пам ти 6 считывакугс  коэффициенты, необходимые , определени  очередного коэф фициента следующего поколени . Таким образом, к началу режима записи регистр 2 принимает значение коэффи- ш :ен71 следующего поклени . В этот момент сигчал на управл ющем вхо- де блока 6 пам ти принимает единичное значение, соответствующее режиму записи. Затем вычисленное значение коэффициента следующего поколени  переписываетс  из регистра 2 в 6 ггам тИг Запись происходит через старшие разр ды ко гмутатора 22, на управл ющий чход которого поступает сигнал с выхода триггера 16. Через

2

5

5 0

0 5 g g

7

/разр ды этого же коммутатора lUi блок 6 пам ти подаетс  адрес с выхода счетчика 10 или счетш1ка 11 при :1-Ч11Иси или считывании К(,)эффиц11ентов i U ;гпет: твенно .

Аргументы 11осту1т- ют на вход блока 24 умноже1ги  из блока 7 пам ти. При эт;.м считывание аргумента происходит по адресу, поступающему со счетчика 9,. Па первом этапе считываетс  первый аргумент, на втором этапе - второй аргумент и т.д.

Описан}&1Й процесс вычислени  полинома обеспечиваетс  р дом управл ющих сигналов, которые формируютс  в ходе обработки последовательности максимальных показателей степени.

Блок 5 пам ти в процессе вычисле- -и  полинома работает только в режиме считывани . Блок 4 пам ти под действием синхросигналов, управл юш 1х режимом записи и чтени , выполн ет счит)11ван1ге и запись информации соот- ррт; Tj. MiHo в пс-рвой и второй полови- К(-. т акч-а работы устройства. Считанное: значение показател  степени .щaeтc  на единицу на вычитателе 14 единицы И в конце первой полови- fci такта запиг ирлетг  через первьй и|;.п 1:1м т;ионнь й вход в регистр-муль- игпсксср 1. .т- рой информа1;гГ ч;;| ,Й ВХОД В р Р ) ИС Тр -bivji ьТИЦЛеКС ор

14ч; пись вас тс  максимальи е чначе- :. казател  степени. На иыход ре- гигтрл-мультиплексора 19 выдаетс  одно из значений показател  степени в зависимости от значени  поступаю- щег о на упрлвл юиуий вход сигнала. Этот сигнал фор№1руетс  триггером 15, котс:рый объедин ет на входе ИЛИ сигналы кода с выхода блока 4 пам ти , и устанавливаетс  по фронту син- хросигнапа в единич:ное состо ние, если результат объединени  равен нулю.

Во второй половине такта осуществл етс  запись показател  степени с выхода регистра-ьгультиплексора 19 в блок 4 пам ти. Таким образом с каждым тактом считываемое из блока 4 пам ти значение показател  степени уменьшаетс  на единицу, а при дости- жеь:ии нулевого значени  в блок 4 пам ти записываетс  исходное максимальное значение показател  степени, считанное из блока 5 п м ти. Елиничное 31 ачрние сигнала на выходе триггера

15(г лзникаю .цсе н результате гчитывани  нулевого показател  степени) поступает на вход разрешени  счета счетчика 8, который под действием синхросигналов, увеличивает свое значение на единицу. Значение счетчика 8 поступает на адресные входы блоков 4, 5 пам ти. Увеличение значени  адреса приводит к обработке показател  степени следующего аргумента. Если значение этого показател  также равно нулю, то триггер 15 остаетс  в единичном состо нии, разреша  дальнейшее увеличение адреса на выходе счетчика 8 и переход к показателю степени следующего аргумента. Если значение показател  степени отлично от нул , то триггер 15 переходит в нулевое состо ние. Вслед за ним переход т в нулевое состо ние триггер 16 и затем триггер 17, сдвигающие сигнал с выхода триггера 15 соответственно на полтакта и на такт. При этом первый элемент И 20 выдел ет единичный импульс на интервалах времени , когда триггеры 16 и 17 принима ют соответственно нулевое и единичное значение. Этот импульс используетс  дл  записи в счетчик 8 значени  с выхода счетчика 9. Записываемое значение ГУ.впадает с номером этапа вычислени  полинома. Кроме того, импульс сЬрлсывает в ноль регистр 2 в начале вычислени  каждого коэффициента следующего поколени . Каждый этап заканчиваетс  после считывани  из блока 4 уменьшенного до нул  по1 зател  степени последнего аргумента. При этом значение адреса блока 4 с выхода счетчика 8 сравниваетс  на схеме 12 сравнени  со значением регистра, хран щего количество аргументов. В результате совпадени  этих значений схема 12 сравнеШ1Я вырабатывает импульс, поступаю- щ1тй на вход разрешени  счета счетчика 9 и информационный вход триггера 18. С выхода триггера 18 сигнал поступает на вход элемента И 21, на котором стробируетс  сигналом с выхода элемента И 20. Полученный сигнал с выхода элемента И 21 поступает на входы сброса счетчиков 10, 11, обеспечива  запись и считывание коэффициентов всех последуюп1их поколений С нулевого адре а блока 6 пам ти. С пртсодом на вход разрешени  счета счетчика 9 импульса с выхода схемы

12 сравнени ,

счетчик

1величивает

5

0

свое значение, что означает начало нового этапа. Значение с выхода счетчика 9 поступает на вход схемы 13 сравнени , где сравниваетс  со значением кода на выходе регистра 1. При совпадении значений вырабатываетс  признак окончани  вычислени  полинома . По переднему фронту этого призна- 0 ка значение полинома переписываетс  из регистра 2 в регистр 3.

Claims (1)

1. Формула изобретени 

   5 Устройство дл  вычислени  значений полинома, содержащее три регистра , четыре триггера, регистр-мультиплексор , первый и второй элементы И, коммутатор, сумматор, блок умножени , первый и второй блоки пам ти и первый счетчик, выход которого соединен с адресным входом первого блока пам ти, выход второго блока пам ти соединен с входом первого слагаемого сумматора, выход которого соединен с информационным входом вто- рого регистра, выход которого соединен с входом множимого умножител , выход которого соединен с входом второго слагаемого сумматора, выход первого триггера соединен с управл - входом регистра-мультиплексора и информационным входом второго триггера , выход третьего регистра  вл етс 

   информационным входом устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет вычислени  обобщенных полиномов, в него введены две схемы сравнени , третий и четвертый блоки пам ти, с второго по четвертый счетчики и вычитатель единицы , выход которого соединен с первы 1 информационным входом регистра-мультиплексора , выход которого соединен с информационным входом первого блока пам ти, выход которого соединен с информа1Ц1оннь1ми входами вьгчитател  единицы и первого триггера, выход второго триггера соединен со счетным входом третьего счетчика, первыми уп- райл ющими входами коммутатора и BTCjiJ oi o блока пам ти,.: инверсным вхо- ,; перврго элемента fi и с информа- 1ИОННЫМ входом третьего триггера, выход которого соединен с пр мым вхо- ;i,oM первого элемента И, выход которого соединен г входом приема информации первого счетчика, с входом

   0

   Ь

   0

   5.

   сброса второго регистра и г. riepiUiiM входом второго элемента И, выход которого соединен с входами сброса третьего и четвертого счетчиков, выходы которых соединены с первым и вторым информационными входамт коммутатора соответственно, выход которого соединен с информационным входо первого блока пам ти, выход первого триггера соединен с инверсным входом разрешени  счета четвертого счетчи- ка и входом разрешени  счета первого счетчика, выход которого соединен с первым входом схемы сравнени  и с ад ресным входом третьего блока пам ти, выход которого соединен с вторым информационным входом регистра-мультиплексора , выход первой схемы сравнени  соединен с информационным входом

   СИ

   19

   5

   10

   , 15 20

   3488278

   чртвертч го триггера и входом разрешени  счета второго счетчика, выход которого соединен с информационным Е)ходом первого счетчика, с первым входом второй схемы сравнени  и с ад,- ресным входом четвертого блока пам ти , вг11ход которого соединен с входом множител  блока умножени , выход четнертого триггера соединен с вторым входом второго элемента И, выход второго регистра соединен с третьим информационным входом коммутатора и с информационным входом третьего регистра , выход первого регистра соединен с вторыми входами первой и второй схем сравнени ,выход второйсхемы сравнени  соедине); с синхровходом тре- тьсго регистра и  вл ете   выходом признака окончани вьиислени  устройства.

   4

   27

   Г

   29

   li

   28

   (Риг. 2

   Редактор Н.Слобод ник

   Составитель Н.Матвеев

   Техред А.Кравчук Корректор М.Демчик

   Заказ 5191/48Тираж 670Подписное

   ВЫИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москзп, Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   Фиг. 3