SU1319025A1 - Устройство дл вычислени синуса - Google Patents
Устройство дл вычислени синуса Download PDFInfo
- Publication number
- SU1319025A1 SU1319025A1 SU864016235A SU4016235A SU1319025A1 SU 1319025 A1 SU1319025 A1 SU 1319025A1 SU 864016235 A SU864016235 A SU 864016235A SU 4016235 A SU4016235 A SU 4016235A SU 1319025 A1 SU1319025 A1 SU 1319025A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- multiplier
- input
- adder
- order
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в арифметико-логических устройствах цифровых вьтчислительных машин, а также в вцце самосто тельного устройства. Целью изобретени вл етс расширение динамического диапазона вычислений синуса числа за счет вычислени функции sinX в форме с плавающей зап той. В устройство дл вычислени синуса числа, содержащее первий и второй блоки 5 и 6 посто нной пам ти, сумматор 8, умножитель 7, первый и второй регистры 1 и 2, дополнительно введены первый и второй сдвиг-атели и второй умножитель . В устройстве происходит вычисление пор дка и мантиссы синуса числа. 4 ил.
Description
113
Изобретение относитс к вычислительной технике, а именно к цифровым устройствам дл вычислени синуса числа с плавающей зап той, и может быть использовано в составе арифметико-логических устройств цифровых вычислительных машин, а также в виде самосто тельного вычислительного устройства .
Цель изобретени - расширение диапазона входных чисел.
Сущность изобретени заклк чаетс в том, что расширение динамического диапазона происходит за счет того, что синус числа А р а вычисл етс в форме с плавающей зап той, т.е. S inA р b,
где р - основание системы счислени
(р 2 k 1,2,3,4)-; oi|(5 - пор док, представленный
двоичными разр дами, а,Ь - мантисса, представленна
двоичными разр дами. На фиг. 1 изображена структурна схема предлагаемого устройства; на фиг. 2 - структурна схема блока преобразовани пор дкаJ на фиг. 3 - j-pa фик функции sin А н фиг. 4 - графи функции (sinA)A.
Устройство дл вычислени синуса числа содержит первый регистр 1, второй регистр 2, сумматор 3 пор дка, первый сдвигатель 4, первый блок 5 посто нной пам ти, второй блок 6 посто нной пам ти, первый ум 1ожитель 7, сумматор 8, второй умножитель 9, второй сдвигатель 10, Причем вход первого регистра 1 вл етс входом пор дка устройства, вход второго регистра 2 - входом мантиссы устройства выход первого регистра 1 соединен с первым входом сумматора 3 пор дка и управл ющим входом первого сдвигате- л 4, выход второго регистра 2 - с информационным входом первого сдвига- тел 4, выход старших разр дов первого сдвигател 4 соединен с адресными входами первого 5 и второго 6 блоков посто нной пам ти. Выход младших разр дов первого сдвигател 4 соединен с вторым входом первого умножател
7,вьгход первого блока 5 посто нной пам ти - с первым входом сумматора
8,выход второго блока 6 посто нной пам ти - с первым входом первЬго умножител 7, выход которого соединен с вторым входом сумматора 8, выходом соединенного с первым входом второго
90252
умножател 9, второй вход которого подключен к выходу второго регистра 2, выход старшего разр да второго умножител 9 соединен с вторым входом
5 блока 3 преобразовани пор дка, управл ющим и информационным входами второго сдвигател 10, выход младших разр дов второго умножител 9 также соединен с информационным входом втоШ рого сдвигател 10, выход которого вл етс выходом мантиссы устройства. Вьгход блока преобразовани пор дка вл етс вьпсодом пор дка устройства (фиг. 1).
- Сумматор 3 пор дка (фиг. 2) вьтол- нен в виде двоичного разр дного сумматора 11 и элемента НЕ 12, причем вход первого слагаемого сумматора 1 вл етс первым входом блока 3 пре0 образовани пор дка, вход элемента НЕ вл етс вторым входом сумматора 3 пор дка, выход сумматора ть - стс выходом сумматора пор дка, выход элемента НЕ соединен с всеми разр дами второго входа сумматора, на вход поре- Н(.)са в младший разр д с мматора подаетс сигнал логического кул .
На вход предлагаемого устройства 30 поступает число А в форме: с плавающей зап той, ггричем
25
О f -- (1)
Числа, лежащие вне этого диапазо- на, вл ютс дл устройства некор- - ректными, поэтому результат вычислени функции sitiA дл этих чисел ошибочен .
Пусть В - результат вычислени значени функции sinA, получающийс на выходах устройства (фиг. 3)
а
Б р-Ь sinA sin(p а), (2)
где и - пор док результата Ъ - мантисса результата,
50
Знак
указывает на то, что вычисление sinA производитс с некоторой допустимой погрешностью (обычно не превышаюш;ей в арифметических устройствах величины ). jj Масса а нормализованного числа А не выходит из диапазона
. 1-2- Р
в этом же диапазоне должна нахбдить- с н мантисса результата.
Известно (фиг. 4), что дл диапазона (1)
sinA А
06366197,
(3)
Представим sinA в вид
, . sinA
SinA -7 А.
А
Подставим (4) в (2)
./5
p b s inA
sinA A
г л- .t.t.t. ,
Учитыва (3), имеем
sinA Fvp . a p b,,
(6)
S, b.
-промежуточное значение пор дка
-промежуточное значение ман- 25 тиссы;
F (sinA)/А и 1 5г F Э 0,6366197 интервале (1), причем
30 35 40
и I об
Ь; a-F. ,
Провед околчательную нормализацию результата промежуточных вычислений , получаем результат
sinA
P.b,
где Д - пор док результата после
нормализации
b - мантисса результата после нормализации , т.е. b 1.
Эти рассуждени справедливы дл любых р, так как
min(F)
min()
P
где p 2 , к 1,2,3,4.
Из (6) следует, что сановной частью процесса вычислени величины sinA вл етс процесс вычислени промежуточной величины F (sinA)/А, где А а.
Величина F в предлагаемом устройстве вычисл етс в два этапа. На первом этапе число А в первом сдвигателе переводитс из формы с плавающей зап той в форму с фиксированной зап той, т.е. при of. О происходит сдвиг м антиссы а на об разр дов вправо, при oi О происходит сдвиг мантиссы а на oi разр дов влево, при oi 0 сдвиг отсутствует. На втором этапе происходит собственно вычисление величины F в соответствии с
F F(x) + F (X)-Y,
(7)
где F(X) - значение функции в точках, определ емых числами, формирующимис на выходе старших разр дов первого сдвигател ;
F (Х) - значение производной функции в точках, определ емых числами, формирующимис на выходе старших разр дов первого сдвигател ; Y - число, формирующеес на
выходе младших разр дов первого сдвигател ; X - число, формирующеес на выходе старших разр дов первого сдвигател . Таблица величин F(X;) хранитс в первом блоке посто нной пам ти, таблица величин F (X;) - во втором блоке посто нной пам ти. Умножение величины F (X;) на величину Y происходит в первом умножителе, сложение ве- личин F(X;) и F (X ) Y происходит в сумматоре, на выходе которого формируетс величина F. Умножение величины F на а происходит во втором умножителе , а окончательна нормализа- дн результата осуществл етс во втором сдвигателе и блоке преобразовани пор дка.
Формирующеес на выходах первого сдвигател число представл ет собой сумму чисел X и Y, где X - число, формирующеес на выходе 18 старших разр дов первого сдвигател 4; Y - число, формирующеес на выходе 21 старшего разр да первого сдвигател 4. В предлагаемом устройстве весь диапазон изменени числа X разбит на i.отрезков. При этом дл вычислени величины производитс замена кривой (sinA/A), изображенной на фиг. 4, набором пр молинейных отрезков.
Дн любых Y. выполн етс соотношение
А X ; + Y
(9)
51319025
Вьпшсление величины на i-м интервале производитс в соответствии с равенствомгде а
F(A) F(X., )
lEiXluIlEiX;.) , ) i-v v 1ч , V lu;
(X. -X.)
причем величина F(Xj) выдаетс из первого блока 5 посто нной пам ти, величина
(Xij.,))l
- (х,
вьщаетс из второго блока 6 посто н- ., Ной пам ти, умножение величины
F(XJ., )-F(X;)/(x., -X.)
на величину Y производитс в первом
умножителе 7,. сложение величин
-Т - -Ч-Т- и F(X4) осуществл - .л ;, -А;;
етс в сумматоре 8, умножение величины на величину F - во втором умно- жителе 9, а окончательна нормализаци результата вычислени - в сумматоре 3 пор дка и во втором сдвига- теле 10.
Дл простоты реализации предлагае- мого устройства весь диапазон изменени величины разбиваетс на i рдч- наковых отрезков, причем , (11) где j - разр дность ньгхода 18 старших разр дов nepBOfo сдвигател 4.
Тогда
X
-X; 2
-J
(12)
И величина
IZiXi),j
(X;,, -X;)
может быть записана в виде 2 LF(X )-
F(X;).
Устройство (фиг. 1) работает сле- дунмцим образом.
Блок 3 преобразовани пор дка вычисл ет пор док R результата в со- ответствии с правилом
-В - об - V,- (15)
где oi - пор док исходного числа;
V - старший разр д второго умножител 9,
а остальные узлы вычисл ют (с некоторой погрешностью) мантиссу результата
b F(A).Л,(16)
мантисса исходного числа, sinA
F(A)
A
,
0
5
.
5
где А - число, формирующеес на
выходах первого сдвигател А ,
Первый сдвигатель 4 производит сдвиг мантиссы исходного числа А на об разр дов, причем, если ой положительное , сдвиг производитс влево, если ei отрицательное, сдвиг производитс вправо, если аС. 0, сдвиг отсутствует . При сдвиге влево в младших разр дах сдвигател образуютс нзши, а при сдвигах вправо в старших разр дах сдвигател формируютс нули.
Второй сдвигатель производит нормализацию результата, формирующегос на выходах второго умножител 9.
Второй умножитель 9 производит умножение мантиссы а исходного числа А на величину F(A) в соответствии с (16).
Первый блок 5 посто нной пам ти хранит таблицу величин F(X;), i 0,1,...(2-1), а второй блок 6 посто нной пам ти - таблицу величин
F(, ) - F(X;)1 „
. При помощи первоп
го умножител 7 производитс операци
F(,)(Xj.)
Y,
0
5
0
а при помощи сумматора 8 - вычисление величины F(A).
Claims (1)
- Формула изобретениУстройство дл вычислени синуса, содержащее два блока пам ти, сумматор , первый умножитель, два регистра, сумматор пор дка, отличающеес тем, что, с целью расширени диапазона входных чисел, в него введены два сдвигател и второй умножитель , информационные входы первого и второго регистров вл ютс входами пор дка и мантиссы аргумента устройства соответственно, выход первого регистра собщинен с входом первого слагаемого сумматора пор дка и с входом управлени в-еличиной сдвига первого сдвигател , выход второго ре713гистра соединен с информационным входом первого сдвигател и с входом первого сомножител второго умножител , выход старших разр дов первого сдвигател соединены с адресными входами первого и второго блоков пам ти , выходы младших разр дов первого сдвигател соединены с входом первого сомножител первого умножител , выходы первого и второго блоков пам ти соединены с входами первого слагаемого сумматора и второго сомножител первого умножител соответст- .вемно, выход которого соединен с вхоL .258дом второго слагаемого сумматора, выход которого соединен с входом второго сомножител второго умножител ,, выход которого соединен с инфор- мационным входом второго сдвигател , выход старшего разр да второго множител соединен с инверсными входами разр дов второго слагаемого сумматора пор дка и с входом управлени.величиной сдвига второго сдвигател , выход которого вл етс выходом мантиссы устройства, выход сумматора пор дка вл етс выходом пор дка устройства.I АЖ бX X У ФигМ 3rtг
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864016235A SU1319025A1 (ru) | 1986-01-27 | 1986-01-27 | Устройство дл вычислени синуса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864016235A SU1319025A1 (ru) | 1986-01-27 | 1986-01-27 | Устройство дл вычислени синуса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1319025A1 true SU1319025A1 (ru) | 1987-06-23 |
Family
ID=21219418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864016235A SU1319025A1 (ru) | 1986-01-27 | 1986-01-27 | Устройство дл вычислени синуса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1319025A1 (ru) |
-
1986
- 1986-01-27 SU SU864016235A patent/SU1319025A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0297588A2 (en) | Trigonometric function arithmetic processor using pseudo-division | |
CN112734023B (zh) | 应用于循环神经网络的激活函数的可重构电路 | |
JP2511527B2 (ja) | 浮動小数点演算器 | |
SU1319025A1 (ru) | Устройство дл вычислени синуса | |
SU697994A1 (ru) | Устройство дл вычислени элементарных функций | |
SU1034175A1 (ru) | Преобразователь кода в частоту | |
SU1160403A1 (ru) | Устройство дл извлечени квадратного корн | |
SU922760A2 (ru) | Цифровой функциональный преобразователь | |
SU1465882A1 (ru) | Устройство дл вычислени обратной величины | |
SU1120347A1 (ru) | Арифметическое устройство дл процессора быстрого преобразовани Фурье | |
SU1522197A1 (ru) | Устройство дл вычислени косинуса числа | |
SU1751858A1 (ru) | Устройство дл вычислени остатка по модулю от двоичного числа | |
SU1067510A1 (ru) | Устройство дл вычислени функций | |
SU1305671A1 (ru) | Устройство дл вычислени функции @ | |
SU1359778A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1057942A1 (ru) | Устройство дл вычислени функции @ =2 @ | |
SU650073A1 (ru) | Устройство дл вычислени тангенса | |
SU1612374A1 (ru) | Аналого-цифровой преобразователь | |
SU1497614A1 (ru) | Устройство дл делени двоичных чисел | |
SU877531A1 (ru) | Устройство дл вычислени функции Z= @ х @ +у @ | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU676986A1 (ru) | Цифровой функциональный преобразователь | |
SU1545214A1 (ru) | Устройство дл обработки нечеткой информации | |
SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
SU1732342A1 (ru) | Устройство дл вычислени функций @ @ @ @ и @ @ @ @ |