SU1359778A1

SU1359778A1 - Устройство дл вычислени квадратного корн

Info

Publication number: SU1359778A1
Application number: SU864029026A
Authority: SU
Inventors: Георгий Евгеньевич Пухов; Виктор Федорович Евдокимов; Юрий Алексеевич Плющ; Зураб Арчилович Джирквелишвили
Original assignee: Институт Проблем Моделирования В Энергетике Ан Усср
Priority date: 1986-02-26
Filing date: 1986-02-26
Publication date: 1987-12-15

Abstract

Изобретение относитс к вычислительной технике и предназначено дл вычислени квадратного корн при непрерывном изменении подкоренного выражени . Цель изобретени - расширение области применени за счет извле- чени квадратного корн из комплексных чисел при непрерывном изменении подкоренного выражени . Поставленна - цель достигаетс путем введени в устройство, содержащее два квадратора , многоразр дный сумматор и блок извлечени квадратного корн из действительных чисел, двух многоразр дных сумматоров, преобразовател пр мого кода в дополнительный и еще двух блоков извлечени квадратного корн из действительных чисел. В качестве блока извлечени квадратного корн из действительного числа предлагаетс нова структура, состо ща из реверсивного счетчика, двух преобразователей пр мого кода в дополнительный , двух групп элементов И и группы элементов ИЛИ, -накапливающего сумматора , в обратную св зь которого включен регистр числа, многоразр дного сумматора, схемы сравнени , коммутатора и генератора импульсов с соответствующими св з ми, след щий режим работы в которой -обеспечиваетс применением схемы сравнени , управл ющей реверсивным счетчиком. 1 з.п. ф-лы, 2 ил. 4 табл. с to Ol --vl 00

Description

Изобретение относитс к цифровой вычислительной технике, в частности, к устройствам специализированного назначени дл решени уравнений, и может быть использовано в различных област х народного хоз йства в системах автоматизированного управлени .

Цель изобретени - расширение области применени за счет извлечени корн квадратного из комплексных чисел при непрерывном изменении подкоренного выражени .

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - вариант реализации иэвлече- ни корн квадратного из действительных чисел.

Устройство содержит (фиг. 1) информационные входы 1.1 и 1.2 дл задани действительной и мнимой частей числа соответственно, квадраторы 2.1 и 2.2, сумматоры 3.1-3.3, блоки 4.1- 4.3 извлечени корн квадратного из действительных чисел, преобразователь 5 пр мого кода в дополнительный и выходы 6.1-6.3 (корней квадратных из действительной и мнимой частей числа и знака мнимой части числа в пр мом коде соответственно).

Блок извлечени корн квадратного из действительных чисел содержит (фиг. 2) первый 7, второй 8 и третий 9 входы (соответственно информационный вход, вход задани допустимой погрешности вычислени корн и вход логической единицы), генератор 10 импульсов , коммутатор 11, реверсивный счетчик 12, преобразовател . 13.1-13. пр мого кода в дополнительный, группы 14.1-14.2 элементов И, группа 15 элементов ИЛИ, сумматоры 16.1-1.6.2, регистр 17, схему 18 сравнени и выход 19 блока.

Все блоки могут быть выполнены по любой из известных схем.

Многоразр дные сумматоры 3.1-3.3 могут быть выполнены с использование серийно выпускаемых микросхем К155ИМ

Преобразователь пр мого кода в дополнительный может быть реализован с использованием многоразр дного сумматора , один вход которого соединен с нулевой шиной, второй вход через инверторы К155ЛН1 - с входом блока преобразовани пр мого кода в дополнительный , а вход переноса в младший разр д многоразр дного сумматора - с

единичной шиной. Выход многоразр дного сумматора вл етс выходом блока преобразовани пр мого кода в до-- пол1нительный.

Блоки извлечени корн квадратно-, го из действительных чисел могут быть реализованы по схеме, показанной на . фиг. 2, где на выходе группы элементов ИЛИ 15 образуетс код (2а+1) при значении логической единицы на первом выходе схемы 18 сравнени или (-2а+1) при значении логической единицы на втором выходе схемы 18 сравнени (а - значение кода на выходе реверсивного счетчика 12).

Схема 18 сравнени предназначена дл выработки потенциалов в соответствии с табл. 1.

Таблица 1

Примечание. значение величины снимаемой с выхода второго многоразр дного суммат ора; ,- задан на погрешность вычислени корн квадратного, подаваема с выхода 8 блока.

I

Указанна схема сравнени может

быть реализована с ис пользованием , блока вьщелени модул числа.

Коммутатор 11 предназначен дл коммутировани синхроимпульсов с выхода генератора. 10 импульсов на входы реверсивного счетчика 12 в соответствии с табл. 2.

Таблица 2

Блок извлечени корн квадратного из действительных чисел предназначен дл извлечени корн квадратного из действительных чисел, представленных в форме с фиксированной зап той. Зап та может быть фиксирована как перед старшим значащим разр дом, так и после младшего. При этом результат формируетс на выходе реверсивного ;счетчика 12, первый вход которого вл етс суммирующим входом, а второй вход - вычитающим. Если зап та фиксирована перед старшим разр дом, то

дл получени искомого числа х, равно- g гической единицы по витс на первом го корню квадратному и наход щегос выходе схемы 18 сравнени , что ском- в диапазоне, чисел Оv х -i 1, значение подкоренного выражени у также будет

мутирует в соответствии с табл. 2 генератор импульсов на суммирующий вход реверсивного счетчика 12 и значение О - у i 1, а значение погрещности мо- 2ь единицы с входа 9 через группу зле- жет быть задано числом, определ ющим, ментов И и группу элементов ИЛИ на например, точность, равную половине второй вход первого многоразр дного младшего разр да представлени под- сумматора 16.1, котора по передне- коренного выражени у, т.е. 2 му фронту синхроимпульса с генерато- где п - разр дность представлени ин- 25 Ра 10 импульсов запишетс в регистр формации X и у.числа 17. По заднему фронту синхроимПри представлении х и у целыми пульса с выхода генератора 10 импуль- числами, т.е. зап та фиксирована. сов реверсивный счетчик 12 установит- после младшего разр да, дл диапазона с в единицу и на выходе первого пре- изменени 2 -1 х 0 при условии дц образовател 13.1 пр мого кода в до- равенства числа разр дов дл представ- полнительный образуетс с учетом лени чисел х и у диапазон представнаходитьс в указанном диапазоне

сдвига влево на один разр д значение, равное -2. На этом первый такт работы блока извлечени корн квадратного ти может быть задано равным, напри- из действительного числа закончен.

Остальные такты работы сведены в табл. 3. На седьмом такте работы бло .Рассмотрим пример извлечени кор- ка на выходе реверсивного счетчика н квадратного из действительного 12 установитс искомое значение , числа у 4,8, заданного четырьм 40 Равное с некоторой точностью величилени будет определ тьс -соотношением 2 у i 2 -1, а значение погрешносмер , половине пискоетности представ 1 о h о лени чисел у, т.е. -г «i

старшими двоичными разр дами (п 4), при представлении искомого переменного X целыми числами , (зап та фик- сирована после младшего разр да) и заданной погрешностью .

В исходном состо нии реверсивный счетчик 12 и регистр 17 числа обнуле45

ны 8. Если дрсле этого значение у примет отрицательное приращение и станет равным, например, у 32, то на выходе блока 19 установитс новое значение х 6, что и отражено в тактах работы блоков 9 и 10

(табл. 3). I . ,

вы (цепи установки в ноль не показаны ) . На вход 9 устройства подано значение единицы. Таким образом, выходы всех блоков также обнулены.

При подаче на вход 7 устройства подкоренного выражени у 48, а на вход 8 устройства е 8 на выходе второго блока преобразовани пр мого кода в дополнительный образуетс значение , равное -48, и на выходе второго многоразр дного сумматора также образуетс значение,-равное -48. В соответствии с табл. 1 значение ло5

(табл. 3). I . ,

Таблица 3

С учетом рассмотрени примеров работы предлагаемого блока извлечени корн квадратного издействительных чисел рассмотрим конкретный пример извлечени корн квадратного из комплексного числа z z ,+ jz 5-j4,

Действительна часть z. комплексного числа Z поступает на вход 1.1, а мнима часть z - на вход 1.2. При этом на выходе первого квадратора 2.1 образуетс значение z 5 25, а на выходе второго квадратора 2.2 - значение z (-4) 16. На выходе многоразр дного сумматора 3,1 отработаетс значение кода z + z| 25 + 16 41. На выходе первого-- блока 4,1 извлечени корн квадрАт- ного из действительного числа по истечении времени переходных процессов образуетс значение, равное v41.

В-этом случае на выходе многоразр дного мматора 3,2 образуетс сум- а на выходе многоразр д20

25

30

35

,+ /41.

ного с учетом сдвига вправо на один разр д полученной суммы на многоразр дном сумматоре 3.3 образуетс модуль мнимой части, искомого результата , численно равньгй

Uz + z| „,---

Знаки действительной и мнимой частей искомого результата, полученных на выходах 6.1 и 6,2 устройства, могут определ тьс в соответствии с табл. 4, где О означает знак положительного числа; 1 - знак отрицательного числа. Исход из табл-. 4 можно сформулировать следующие два наиболее простых правила определени знаков чисел, образованных на выхода-х 6,1 и 6,2 устройстна:

если прин ть знак действительной части искомого результата отрицатель ным, то знак мнимой части искомого результата равен инверсному значению знака действительной части подкорен-

ма z

ного сумматора 3.3 с учетом инвертиро-40 цого выражени ;

вани значени с входа 1,1 преобразо- если прин ть знак действительной

части искомого результата положитель- ным, то знак мнимой части искомого результата будет совпадать со знаком мни- . IS мой части подкоренного выражени . В этом случае знак мнимой части резу льтата снимаетс со знакового разр да мнимой части подкоренного выражени , 50Т а б л и ц а 4

вателем 5 пр мого кода в дополнительный - значение 41 - z . Эта разность всегда положительна , так как (41 (z всегда больше z, В этом случае на выходе 6,1 устройства по

истечении времени переходного процесса в блоке 4.2 извлечени корн квадратного с учетом сдвига вправо на один разр д полученной суммы на многоразр дном сумматоре 3,2 образуетс модуль действительной части искомого результата, равньш

- Гзт: „ - „ ,

а на выходе 6,2 устройства по истече НИИ времени переходного процесса в блоке 4.3 извлечени корн квадрат55

0

5

0

35

Uz + z| „,---

Таким образом, воспользовавшись вторым правилом.и присвоив знаку мнимой части искомого результата на выходе 6.2 знак мнимой части, подаваемой на вход 1.2, получим искомый результат , компонента которого представлена в пр мом виде:

Возвод полученный результат в квадрат

+

Т

тг

- J

ГТТ - 5

)

можно убедитьс , что в этом случае получаем подкоренное выражение.

Claims

1. Устройство дл вычислени квадратного корн , содержащее первый и второй квадраторы, выходы которых соединены с входами первого сумматора, выход которого со сдвигом на один разр д вправо подключен к первому входу первого блока извлечени корн квадратного из действительных чисел, отличающее с тем, что, с целью расширени области применени за счет извлечени корн квадратного из комплексных чисел при непре- : рывном изменении подкоренного выражени , в него введены второй и третий сумматоры, второй и третий блоки извлечени корн , квадратного из действительных чисел и преобразователь пр мого кода в дополнительный, причем информационный вход первого квадратора подключен к одноименному входу устройства, входу преобразовател

пр мого кода в дополнительный и первому входу второго сумматора, информационный вход второго квадратора соединен с одноименным входом устройства и. выходом знака мнимой части результата , выход первого блока извлечени корн квадратного из действительных чисел соединен с вторым входом второго сумматора и первым входом третьего сумматора, второй вход - которого подключен к выходу преобразовател пр мого кода в дополнительный , выходы второго и третьего сум5

0

5

0

маторов подключены со сдвигом на один разр д вправо к первым входам соответственно второго и третьего блоков извлечени корн квадратного из действительных чисел, выходы которых подключены к выходам корней квадратных из действительной и мнимой частей числа соответственно, второй и третий входы всех блоков извлечени корн квадратного из действительных чисел подключены к входу задани допустимой погрешности вычислени корн и входу логической единицы соответственно .

2. Устройство по п. 1, отличаю .щеес тем, что в нем каждый блок извлечени корн квадратного из действительных чисел содержит генератор импульсов, первый и второй сумматоры, первый и второй преобразователи пр мого кода в дополнительный , схему сравнени , регистр, реверсивный счетчик, коммутатор, первую и вторую группы элементов И, группу элементов ИЛИ, причем выход тенерато0 ра импульсов соединен с информационным входом коммутатора и первым входом регистра, вт орой вход которого подключен к выходу первого сумматора, первый вход которого соединен с выg ходом регистра и первым входом второго сумматора, второй вход и выход которого подключены к выходу второго преобразовател пр мого кода в дополнительный и первому входу схемы сравнени соответственно, первый и второй выходы коммутатора соединены соответственно с входом сложени и вычитани реверсивного счетчика, выход которого вл етс выходом блока и подключен к входу первого преобра5

0

5

зовател пр мого кода в дополнительный , -вход второго преобразовател пр мого кода в дополнительный и второй вход схемы сравнени вл ютс

соответственно первым и вторым входами блока, третий вход которого подключен к первым входам элементов И первой и второй групп, вторые входы которых соединены с вькодом первого преобразовател пр мого кода в дополнительный и выходом реверсивного счетчика соответственно, выходы элементов И первой и второй групп соединены с первыми и вторыми входами

83

П .1

TJ

j.t

Редактор А. Лежнина

Составитель Ю. Плющ Техред М. Ходанич

Заказ 6154/50 Тир аж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5

.Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

элементов ИЛИ группы соответственно, выходы которых подключены к второму . входу первого сумматора, первый выход схемы сравнени соединен с третьими входами элементов И второй группы и первьм управл ющим входом коммутатора , второй управл ющий вход которого подключен к второму выходу схемы сравнени и третьим входам элементов И первой группы.

- ч,г

р

6.1 -0

Ц,1

83

Фиг.1

Корректор А. Обручар