SU1545214A1 - Устройство дл обработки нечеткой информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки нечеткой информации. Целью изобретени   вл етс  расширение функциональных возможностей. Устройство содержит блок 1 операционных регистров, блок 2 пам ти эталонных термов, арифметическо-логические блоки 3, 11, регистр 4 признаков, сдвиговый регистр 5, шинный формирователь 6, группы элементов И 7, 9, коммутатор 8, элемент И 10, регистр 12 адреса, блок 13 пам ти микрокоманд, регистр 14 микрокоманд. Поставленна  цель достигаетс  за счет возможности обработки элементов термов, описывающих нечеткую информацию. 1 ил.

Description

Изобретение относится к вычислительной технике и предназначено для использования в системах обработки нечеткой информации, а также в информационно-советующих системах оперативного управления производственными процессами и транспортными системами.

Целью изобретения является расширение функциональных возможностей за счет возможного выполнения нечетких операций над элементами термов, опи- сывающих нечеткую переменную.

На чертеже представлена функцио- 15 нальная схема устройства.

Устройство содержит блок 1 операционных регистров, блок 2 памяти эталонных термов, арифметико-логический блок 3, регистр 4 признаков, сдвйго- ₂θ вый регистр 5, шинный формирователь 6, группу элементов И 7, коммутатор 8, группу элементов И 9, элемент И 10, арифметико-логический блок 11, регистр 12 адреса, блок 13 памяти мик- 25 рокоманд, регистр 14 микрокоманд. Блок 1 регистров выполнен с использованием микросхем типа К1802ИР1. Блок 2 содержит элементы функций принадлежности, описывающих эталонные ₃θ ситуации. Синхровходы блоков соединены. с тактовыми входами устройства (не показаны).

Устройство работает следующим образом. 45

Над нечеткими множествами выполт няются следующие операции: инверсия, конъюнкция, дизъюнкция, ограниченное произведение, ограниченная сумма, импликация 1, импликация 2, импликация ₄θ 3, импликация 4, эквивалентность 1, эквивалентность 2, эквивалентность 3, эквивалентность 4, разность, симметрическая разность, ограниченная разность, произведение, сумма по модулю, умножение на скаляр, выпуклая комбинация, деление на скаляр, увеличение нечеткости, расплывчатое равенство.

Операции над нечеткими множествами проведены в известных устройствах.

На основе операций можно образовывать сложные формулы, приближенные к логическому выводу в естественном языке.

«

Устройство работает под микропрограммным управлением. Расс.отрим функциональное назначение полей микрокоманды. Поля XI и Х2, определяют номер регистров блока 1 , к которым происходит обращение в микрокоманде. Оба поля четырехразрядные. Двухразрядные полы ХЗ-Х6 определяют типа операции - чтение или запись по каналам А и В блока 1.

Одноразрядные поля Х7 и Х8 управляют переводом двунаправленных выводов блока 1 в состояние высокого выходного сопротивления.

Активный уровень сигналов полей Х2-Х8 низкий.

Двухразрядное поле Х9 определяет наличие и тип сдвига в сдвиговом регистре 5. Одноразрядное поле XI0' определяет вид операции, выполняемой . блоком 3, либо логической, либо .арифметической .

Одноразрядное поле XII определяет значение входного переноса блока 3.

Четырехразрядное поле XI2 определяет выбор функции, выполняемой блоком 3. '

Одноразрядное поле XI3 переводит выходы шинного формирователя 6 в состояние высокого выходного сопротивления. Одноразрядное поле XI4 разрешает вьщачу информации на выходную шину.

Двухразрядное поле XI5 управляет выборкой одного из условий, поступающих на вход коммутатора 8. Одноразрядное поле XI6 переводит выход шинного формирователя в состояние высокого выходного сопротивления. Шестиразрядное поле XI7 определяет величину смещения необходимого для выбора адреса следующей микрокоманды. Одноразрядное поле XI8 переводит выходы регистра 12 в состояние высокого выходного сопротивления в момент начальной загрузки адреса первой микрокоманды подпрограммы выполнения одной из операций. Одноразрядное поле XI9 переводит выходы блока 2 в состояние высокого выходного сопротивления.

Одиннадцатиразрядное поле Х20 микрокоманды задает адрес элемента терма эталонной ситуации.

Рассмотрим алгоритмы некоторых операций устройства.

1. Алгоритм выполнения операции инверсия: >

записывают число элементов терма минус 1 в первый операционный регистр (OP 1) блока 1; значение элемента терма в 0Р2; считывают из 0Р2 элемент терма и выполняют в блоке 3 операцию

А, записывают результат в сдвиговый регистр; считывают из 0Р1 операнд и выполняют операцию А-1 в блоке 3; значение признака К записывают в регистр 4 признаков; выдают информацию , на выходную шину и по значению признака переходят либо к значению элемента терма в 0Р2, либо в конец.

2. Алгоритм выполнения операции конъюнкция: записывают в 0Р1 значение числа элементов минус 1; в 0Р2 значеч ние элемента первого терма; в ОРЗ значение элемента второго терма; считывают из 0Р2 и ОРЗ значения элементов и выполняют в блоке 3 операцию вычитания, значение признака за·писывают в регистр 4 признаков; по значению признака переноса выдают на выходную шину значения либо второго, либо третьего операционных регистров блока 1; считывают из 0Р1 операнд и выполняют операцию А-1; записывают признак К в регистр 4 признаков, по значению признака переходят либо к записи в 0Р2 значения первого терма, либо в конец.

Для определения конца просмотра всего терма и в один из операционных регистров заносится число элементов терма минус 1. Схема блока 3 рассчитана на работу с отрицательной логикой и признак К устанавливается, когда все выходы установлены в единицу. Информация на выход устройства может подаваться с выхода шинного формирователя 6, как в случае выполнения операции инверсия, тогда -первая труппа двунаправленных выводов блока 1 переводится в третье достояние подачей логической единицы на соответствующий управляющий вход блока 1 . В другом случае, как при выполнении операции конъюнкции, с первой группы двунаправленных выходов блока 1 , тогда на управляющий·вхдд шинного формирователя подается уровень логической единицы, на соответствующие управляющие входы блодд 1 - уровни логического нулд.

3. Алгоритм выпрлнения операции импликация J: заносят в 0Р1 значение числа элементов минус 1· записывают в 0Р2 значение элемента первого терма; в ОРЗ значение элемента второго терма; считывают из блока 1 ОРЗ и выполняют в блоке 3 операцию А (передача), результат заносят в сдвиговый регистр 5; переписывают значение сдвигового регистра в 0Р4, считывают из блока 1значения 0Р4 и

0Р2 и выполняют в блоке 3 операцию , вычитания, записывают значение признака переноса в регистр 4 признаков; по значению признака считывают из блока 1 и выдают на выходную шину устройства либо 0Р2, либо ОРЗ,- считывают из блока 1 0Р1 и выполняют в блоке 3 операцию А-1 - вычитание единицы, записывают значение К в регистр признаков; по значению К пе*· реходят к записи в 0Р2 значения элемента первого терма либо конец.

Число шагов алгоритма может быть сокращено за счет того, что элементы термов могут быть записаны в операционные регистры в одном такте. Первый элемент первого терма с входа устройства, а второй из блока 2. Кроме то20 го, почти в каждом алгоритме исполь-ι зуется нулевой операнд и операнд, все разряды которого установлены . в единицы. Они задают границы, в которых лежат значения функции принадлеж25 ности (термов)(0,1). Они заносятся в операционные регистры в начальный момент работы устройства и затем нет необходимости формировать их в каждой операции.

4. Алгоритм выполнения операции умножения.

Рассмотрим реализацию алгоритма для одного элемента двух термов.

Заносят нулевой операнд в 0Р4; чис35 ло разрядов элемента минус 1 в 0Р1;

в 0Р2 значение элемента первого терма (множимое); в ОРЗ значение элемента второго терма (множитель); считывают из 0Р2 множитель и записывают 4Q значение нулевого разряда АО в регистр признаков; если значение разряда равно нулю, то считывают из 0Р2 элемент и выполняют в блоке 3 операцию передачи А, записывают в сдвиговый 45 регистр, если значение разряда не' равно нулю, то считывают из блока 1 0Р2 и 0Р4 и выполняют в блоке 3 операцию сложения, результат записывают в сдвиговый регистр, считывают из 5Q блока 1 0Р2 и 0Р4 и выполняют в блоке 3 операцию сложения; результат записывают в сдвиговый регистр; выпои- ‘ няют операцию левый сдвиг на сдвиговом регистре и результат записывают 55 в 0Р4; считывают из 0Р2 элемент’и выполняют в блоке 3 операцию передачи А, записывают в сдвиговый регистр;

выполняют операцию левый сдвиг и записывают результат в 0Р4· считывают из .

ОРЗ множитель и’выполняют операцию в блоке 3 передачи А, записывают /в сдви-. говый регистр.

Выполняют на сдвиговом регистре ;

Левый сдвиг и результат записывают р в ОРЗ, считывают из 0Р1 значение и выполняют на АЛУ 3 операцию А-1, записывают значение признака К в регистр 4 признаков; по значению признака либо переходят к считыванию из 0Р2 множителя и записывают значение нулевого разряда ОА в регистр 4· признаков, лимаксимальное значение из сравниваемых .

8. Аналогично предыдущему пункту после вычитания на АЛУ 3 и 0Р4 либо записать в ОРЗ значение 0Р4, либо в конец. После выполнения этих операций в ОРЗ окажется результат выполнения операции эквивалентность 1 над двумя элементами двух термов.

9. Сравнивают значение ОРЗ и 0Р5 и минимальное (после соответствующего выполнения операции вычитания над в 0Р5 блока максифункции принадлежв 0Р6 значение чисбо в конец.

Правый сдвиг в сдвиговом регистре Используется для выполнения операции деления.

Рассмотрим выполнение операции эквивалентность 1 .

В алгоритме учтено, что в каждой операции может быть еще выполнена Конъюнкция по результатам операций над Парой элементов термов, что необходимо для решения прикладных задач.

5. Алгоритм выполнения операции эквивалентность 1.

i

Работа алгоритма рассматривается укрупненно, поскольку ранее отдельные функциональные части его подробно расписаны в алгоритмах инверсии, конъюнкции, умножении.

1. Записывают мальное значение ности.

2. Записывают ла элементов в терме минус 1.

3. -Записывают в 0Р1 и 0Р2 значение элементов первого и второго термов с входа устройства и из блока 2 соответственно.

4. Считывают из блока 1 0Р1 , выполняют bi блоке 3 операцию инверсии (А) и результат через сдвиговый регистр 5 записать в ОРЗ.

5. Считывают из блока 1 0Р2 и 0P3 и выполняют операцию вычитания в блоке 3. По значению'признака либо записывают в ОРЗ значение 0Р2, либо в конец. Таким образом, в ОРЗ окажется максимальное значение из сравниваемых .

6. Аналогично п.4 записывают в 0Р4 инвертированное значение 0Р2.

7. Аналогично п.5 после выполнения операции вычитания 0Р1 и 0Р4 по значению признака переноса либо записывают в 0Р4 значение 0Р1, либо в конец. Таким образом, в 0Р4 окажется /

>0 этими операндами по значению признака переноса записывают в 0Р5.

* 1 0.,Уменьшают на., единицу значение 0Р6 и по значению признака К либо переходят к п.З, либо выдают из 0Р5 минимальное значение операции на выходную шипу устройства. ’

Алгоритмы всех остальных операций состоят из тех же операторов, что и рассмотренные алгоритмы.

Claims (1)

1. Формула изобретения

   Устройство для обработки нечеткой информации, содержащее арифметикологический блок, первую группу элементов И, блок памяти команд, ре_г гистр адреса, регистр микрокоманд, коммутатор, шинный формирователь, /элемент И, блок операционных регистров, причем группа выходов шинного формирователя соединена с первыми входами элементов И первой группы, группа выходов которых подключена к выходу устройства, выход рег-истра адреса подключен к входу блока памяти микрокоманд, выход которого подключен к информационному входу регистра микрокоманд, первая группа выходов которого соединена с группой управляющих входов коммутатора, вторая группа выходов регистра, микрокоманд соединена с группой управляющих выходов блока операционных регистров, первый выход регистра микрокоманд соединен с первым входом элемента И, второй выход регистра микрокоманд подключен к вторым входам элементов И первой группы, отличающеес я тем, что, с целью расширения функциональных возможностей за счет возможности выполнения нечетных one- . раций над элементами термов, описывающих нечеткую переменную, в него введены блок памяти эталонных термов, регистр признаков, сдвиговый регистр’ вторая группа элементов И, второй арифметико-логический блок, причем информационный вход устройства соединен через шину с первым двунаправ-$ ленным выходом блока операционных регистров, первым информационным входом первого дрифметико-логического блока, первыми входами, элементов И первой труппы, а второй двунап равленный выход блока операционных регистров соединен с выходом блока памяти эталонных термов и вторым информационным входом первого арифметико-логического блока, выход ко— 15 торого подключен к информационному_β входу сдвигового регистра, выход которого соединен с информационным входом шинного формирователя, выходы признаков и нулевой разряд информа- 20 ционного входа первого арифметикологического блока- соединены с информационным входом регистра признаков, k-й разряд выхода которого подключен к k-му инфо рмацио иному входу 25 коммутатора (к-1<ш,гдет - количество признаков), выход которого соединен с первыми входами элементов И второй группы, и вторым входом элемента И, выход которого соединен с управ-30 ляющим входом второго арифметико-логического блока, выходы элементов И второй группы соединены со старшими разрядами первого информационного входа второго арифметико-логического блока, причем нулевой разряд первого информационного входа второго арифметико-логического блока соединен с третьим выходом регистра микрокоманд, выход второго арифметико-логического блока соединен с информационным входом регистра адреса, выход которого соединен с вторым информационным входом второго арифметико-логического блока и входом начальной загрузки адреса устройства, третья группа выходов . рег'йстра микрокоманд соединена с группой адресных входов блока памяти эталонных термов, а четвертый выход регистра микрокоманд соединен с управляющим входом блока памяти эталонных термов, четвертая rpjnina выходов регистра микрокоманд соединена с группой управляющих входов первого арифметико-логического блока, пятая группа выходов регистра микрокоманд соединена с вторыми входами элементов И второй группы, пятый выход регистра микрокоманд соединен с управляющим входом регистра адреса, шестая группа выходов регистра микрокоманд соединена с группой управляющих входов сдвигового регистра, а шестой выход регистра микрокоманд соединен с управляющим входом шинного формирователя.