SU1259251A1 - Устройство дл делени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах дл  делени  чисел повышенной разр дности. Целью изобретени   вл етс  сокращение оборудовани . Цель обеспечиваетс  введением счетчика частного, трех мультиплексоров , сумматора-вычитател , узла схем И, двух буферных регистров, демультй- плексора и блока управлени . Устройство , содержит регистры делимого и делител , блок делени , счетчик частного , умножитель, первый, второй и третий мультиплексоры, блок управлени , сумматор-вычитатель, узел схем И, первый и второй буферные регистры, демультиплексор, регистр частного, входы Q - константы числа циклов, тактовый вход ТИ, вход НАЧАЛО и управл ющий выход КОНЕЦ. Входы А регистра делимого и входы В регистра делител   вл ютс  информационными входами устройства, выходы группы старших разр дов регистров делимого и делител  соединены с входами блока делени , выходы блока делени  подключены к информационным входам счетчика частного и первым входам умножител , вторые входы которого вместе с вторыми информатдионными входами первого мультиплексора соединены с выходами регистра делител , а выходы подключены к первым информационным входам первого мультиплексора, выходы первого мультиплексора соединены с первыми входами сумматора-вычитател , вторые входы которого подключены к выходам регистра делимого, а выходы соединены с первыми информационными входами второго мультиплексора и че- рез узел схем И с входами первогб буферного регистра, выходы первого буферного регистра подключены к вторым информационным входам второго мультиплексора и первым информационным входам третьего мультиплексора, выходы второго мультиплексора соединены с входами второго буферного регистра , чьи выу.оды со сдвигом в сто- . рону старших разр дов подключены к вторым информационным входам третьего мультиплексора, выходы которого соединены с входами регистра делимого, выходы счетчика частного через демультиплексор подключены к входам регистра частного, чьи выходы С  вл ютс  информационными выходами устройства , выход знакового разр да первого буферного регистра соединен также с первым входом блока управлени , второй вход которого  вл етс  входом числа циклов, третий вход - тактовым входом, а четвертый вход - входом начала работы, первый, второй, третий. (Л ю ел со N9 СЛ

Description

четвертый, п тый, шестой, седьмой, восьмой и дев тый выходы блока управлени  подключены к управл ющим входам Соответственно счетчика частного, первого мультиплексора, сумматора- вычитател , узла схем И, второго.

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах дл  делени  чисел повышенной разр дности.

Цель изобретени  - сокращение оборудовани .

На фиг.1 приведена блок-схема предлагаемого устройства на фиг,2 - схема блока управлени  устройства , на фиг.З - блок-схема.алгоритма функционировани  устройства.

Устройство (фиг.1) содержит регистр 1 делимого, регистр 2 делител , блок 3 делени , счетчик 4 частного, умножитель 5, мультиплексор 6, блок 7 управлени , сумматор-вычитатель 8, группу 9 элементов И, регистр 10 остатка , мультиплексор 11, буферный регистр 12, мультиплексор 13, демульти- плексор 14, регистр 15 частного, выходы 16-20 блока управлени  устройства , вход 21 блока управлени  устройства , выходы 22-25 блока управлени  устройства, выходную шину 26 сигнала окончани  вычислений устройства, входную шину 27 тактовых импульсов устройства, входную шину 28 сигнала Пуск устройства, входную шину 29 числа циклов устройства, выходную шину 30 результата устройства, входные шины 31 и 32 делимого и делител  устройства .

Блок управлени  устройства содер- .жит счетчик 33 адреса, группу 34 элементов И, группу 35 элементов ИЛИ, регистр 36 адреса, дешифратор 37, пам ть 38 микрокоманд, группу 39 элементов И, регистр 40 микрокоманд, группу 41 элементов И, элемент ИЛИ 42, элемент НЕ 43, элементы И 44 и 45, элемент НЕ 46, элементы ИЛИ 47, 48 и 49 И, 50 ИЛИ, 51 и 52 И, 53 НЕ .

третьего мультиплексоров, к входам инкремента и декремента счетчика частного и демультиплексора, а дес тый выход  вл етс  управл ющим, выходом устройства. 1 з.п. ф-лы, 3 ил.

и 54 ИЛИ, счетчик 55 циклов, здемен- ты И 56 и 57 и элемент 58 задержки.

Устройство работает следующим об- I разом.

5 Микроприказы в одном такте работы блока управлени  могут вьтолн тьс  одновременно либо в определенной пос ледовательности, это учтено последовательностью их записи в операторных

10 вершинах (фиг.З),

Выходам регистра 40 соответствуют следующие микроприказы: МПр 1 - ожидание начала работы; МПр 2 - увеличе15 ние счетчика адреса на 1, МПр 3 - запись начального значени  частного в счетчик 4 частного МПр 4 - запис в регистр 10 результата с выходов сумматора-вычитател  8J МПр 5 - код

20 адреса второго мультиплексора 11 и сигнал разрешени  записи в буферный регистр 12J МПр 6 - код адреса первого мультиплексора 6, МПр 7 - код операции сумматора-вычитател  8J

25 МПр 8 - ожидание результата умножени ; МПр 9 - код адреса третьего мультиплексора 13 и сигнал разрешени  записи в регистр 1 делимого , МПр 10 - анализ знакового разр да; МПр 113 ( увеличение счетчика 4 частного на 1 МПр 12 - безусловный переход по адресу микрокоманды 4; Шр 13 -уменьшение счетчика 4 частного на МПр 14 - уменьшение счетчика 55 цик3« лов на 1 и сигнал разрешени  записи группы разр дов частного в соот- ветствукнцие разр ды регистра 15 частного; МПр 15 - ан.ализ окончани  работы устройства, МПр J6 - после ад40 реса.

Прошивка пам ти микропрограмм блока управлени  приведена в таблице .

В исходном состо нии в регистрах 1 и 2 хран тс  пр мые и - разр дные коды соответственно делимого и делител  . В счетчик 55 заноситс  значение Q - число циклов, все остальные регистры и триггерные элементы устройства обнулены, С приходом сигнала Пуск начинаетс  считывание из пам ти микрокоманд.

При выполнении микрокоманды 2 выходы группы старших разр дов регист- ров 1 и 2 поступают на входы блока 3 делени , где формируетс  начальное значение частного, которое под управлением сигнала с выхода 17 записыва етс  в счетчик 4 частного через врем , определ емое элементом задержки, и перемножаетс  на делитель в умножителе 5.

Результат с выходов умножител  5 через первый мультиплексор 6 поступает на вторые входы сумматора-вычита- тел  8, где выполн етс  его вычитани из делимого под управлением сигнала с выхода 18 блока 7 управлени .

Полученна  разность через группу элементов И под управлением сигнала с выхода.16 блока 7 управлени  записываетс  в регистр 10 и через второ мультиплексор 11, управл емый сигналом с выхода 20 блока 7 управлени , в буферный регистр 12, Затем вьтолн  етс  чтение из пам ти 38 следующей микрокоманды.

При вьтолнении микрокоманды 3 в блоке 7 управлени  . анализируетс  выход знакового разр да регистра 10. Если значение, знакового разр да равно О, т. е. знак положительный, то

всегда выполн етс  следующа  микрокоманда . Если это значение равно 1, т. е. отрицательно, то адрес следующей микрокоманды определ етс  полем микроприказа 16 и следующей выполн етс  микрокоманда 7, Результат с вы- хоДов регистра 10 через третий мультиплексор 13 под управлением сигнала с выхода 22 блока 7 управлени  запи сываетс  в регистр 1.

При выполнении микрокоманды 4 на сумматоре-вычитатале 8 вьтолн етс  вычитание делител  из результата на выходах регистра 1, а полученна  разность записываетс  через группу 9 элементов И под управлением сигнала с выхода 16 в регистр,10. После этого вьтолн етс  микрокоманда 5, котора  осуществл ет анализ знакового

разр да регистра 10. Если этот знак положителен, то выполн етс  микрокоманда 6. При этом результат с выходов регистра 10 через третий мультиплексор 13 под управлением сигнала с выхода 22 блока 7 управлени  записываетс  в регистр 1. Этот же результат через второй мультиплексор 11 записываетс  в буферный регистр 12,под управлением сигнала с выхода 20 блока 7 управлени . Одновременно сигналом с выхода 23 блока 7 управлени  выполн етс  увеличение на 1 начального значени  частного в Счетчике 4 и осуществл етс  переход к микрокоманде 4. Микрокоманда 7 осуществл ет суммирование на сумматоре-вычитателе 8 делител  с результатом на выходах регистра 1. Результат с выходов сумматора 8 через группу 9 элементов И под управлением сигнала с выхода 16 блока

7управлени  записываетс  в регистр 10, Этот же результат через второй мультиплексор 11 под управлением сигнала с выхода 20 блока 7 управлени  записываетс  в буферный регистр 12.

8счетчике 4 частного сигнал с выхода 24 блока 7 управлени  вычитает 1

из содержимого счетчика 4.

Микрокоманда 8 выполн етс  анало- г ично микрокоманде 5.

При выполнении микрокоманды 9 ре-, зультат с выхода буферного регистра 12 со сдвигом в сторону старших разр дов через третий мультиплексор 13 под управлением сигнала с выхода 22 записываетс  в регистр 1. Скорректированна  группа разр дов частного с выходов счетчика 4 частного через демульт плексор 14 под управлением сигналов с выхода 25 записываетс  в соответствующие разр ды регистра 15 частного. Содержимое счетчика 55 циклов уменьшаетс  на 1,

При выполнении микрокоманды 10 осуществл етс  проверка содержимого счетчика 55 циклов на равенство нулю. Если значение на выходах счетчика 55 ненулевое,то выполн етс  переход к ми- крокоманде 2, в другом случае на выходе 26 блока 7 управлени  устанавливаетс  значение логической единшда, что говорит о получении всех требуемых разр дов значений частного и об окончании процесса делени , При вьтолнении микрокоманды 11 результат с выходов регистра 10 через мультиплексор 13 под управлением сиг-.

71

нала с выхода 22 блока 7 управленим записьшаетс  в регистр 1, и осуществл етс  возврат к микрокоманде 7.

Блой 7 управлени  (фиг.2) работает следующим образом.

С приходом сигнала Пуск МПр 1 - разрешает прохождение тактового импульса через элемент И 48 на вход инкремента счетчика 33 адреса, содержимое которого подаетс  в регистр 36 адреса, запреща  одновременно запись микрокоманды с выхода памйти 38 микрокоманд в регистр 40. Таким образом подготавливаетс  занесение микрокоманды 2 в регистр 40. МПр 1 во всех последующих микрокомандах отсутствуе и поэтому разрешение передачи тактового импульса через элемент И 49 можно получить с помощью МПр 2 или при совпадении МПр 8 и МПр 9, задер- жанных на .элементе 58 задержки. В микрокомандах 2, 4, 7 и 9 адрес следующей микрокоманды формируетс  путем прибавлени  единицы к содержимому счетчика 33 адреса. В микрокомандах 3, 5 и 8, в которых вьшолн етс  ана- |пиз знакового разр да регистра 10, адрес формируетс  по следующему правилу:- если F 21 О - то переход по содержимому счетчика 33 адреса, увеличенному на единицу, если F 21 1 - то переход по полю адреса МПр 16, которое одновременно с этим заноситс  в счетчик 33. В микрокомандах 6 и 11 адрес следующей микрокоманды форми- руетс  по полю адреса МПр 16, т. е. осуществл етс  безусловный переход. В микрокоманде 10 выполн етс  проверка на нуль содержимого счетчика 55: если F 54 1, то выполн етс  переход к микрокоманде 2, т. е. начинаетс  следующий цикл, если F 54 О, то полученные все разр ды частного, и формируетс  сигнал на выходе 26 окончани  работы устройства.

Claims (2)

1. Устройство дл  делени , содержащее регистр делимого, регистр делител , блок делени , счетчик частного, умножитель, сумматор-вычитатель, регистр частного и блок управлени , . причем выходы старших Р разр дов регистра делимого, где Р ь , а h - разр дность информации, подключены к первому входу блока делени , выходы старших Р разр дов регистра делител 

5

tO 15 20 25

О 5

30

5

2518

подключены к второму входу блока делени , первый информационный вход ум-: ножител  подключен к выходу регистра делител , выход блока делени  подключен к информационному входу счетчика частного, первый информационный вход сумматора-вычитател  подключен к выходу регистра делимого, информационный вход регистра делимого  вл етс  входной шиной делимого устройства, информационный вход регистра делител   вл етс  входной спиной делител  устройства , выход регистра частного  в- выходной шиной результата устройства , первый выход блока управлени  подключен к входу инкремента счетчика частного, второй выход блока управлени  подключен к входу управлени  записью счетчика частного, первый вход .блока управлени   вл етс  входной щиной тактовых импульсов устройства , а второй вход блока управлени   вл етс  входной шиной сигнала Пуск устройства, отлиЧающ,е- е с   тем, что, с целью сокращени  оборудовани , в него введены три 1-1ультиплексора, группа элементов И, регистр остатка, буферный регистр и демультиплексор, причем второй информационный вход умножител  подключен :К выходу блока делени , выход умножител  подключен к первому информационному входу первого мультиплексора, второй информационный вход первого мультиплексора подключен к выходу регистра делител , выход первого мультиплексора подключен к второму информационному входу сумматора-вьгчитате- л , разр ды выхода сумматора-вычитател  подключены к первым входам соответствующих элементов И грзшпы и к первому информационному входу второго мультиплексора, выходы элементов И группы подключены к соответствующим разр дам информационного входа регистра остатка, выход регистра остатка подключен к первому информационному входу третьего и к второму информационному входу второго мультиплексоров, выход второго мультиплексора подключен к информационному входу буферного регистра, выход буферного регистра подключен к второму информационному входу третьего мультиплексора, выход третьего мультиплексора подключен к информационному входу регистра делимого , выход счетчика частного подключен к информационному входу демультиплексора , r-й выход, где г п/К, а К - разр дность выходы блока делени  демультиплексора подключен к г-й К- разр дной группе разр дов информационного входа регистра частного, третий выход блока управлени  подключен к входу декремента счетчика частного, четвертый выход блока управлени  подключен к управл ющему входу демультиплексора , п тый выход блока управлени   вл етс  выходной шиной сигнала окончани  вычислений устройства, шестой вьрсод блока управлени  подключен к управл ющему входу сзтматора-вычи- тател , седьмой выход блока управлени  подключен, к управл ющему входу первого мультиплексора, восьмой выход блока управлени  подключен к управл - щему входу второго мультиплексора дев тый выход блока управлени  подключен к управл ющему входу третьего мультиплексора, вторые входы всех элементов И группы подключены к второму выходу блока управлени , четвертый вход блока управлени   вл етс  входной шиной числа циклов устройства , а выход знакового разр да регистра остатка подключен к третьему входу блока управлени .

2. Устройство по п,1, о т л и ч а-30 ИЛИ подключен к выходу четвертого

ю щ е е с   тем, что блок управлени  содержит счетчик адреса, группу элементов ИЛИ, регистр микрокоманд, три группы элементов И, регистр адреса, дешифратор, пам ть микрокоманд, четы-35 ре элемента ИЛИ, восемь элементов И, три элемента НЕ, элемент задержки и счетчик циклов, причем выходы разр дов счетчика адреса подключены к

элемента И, третий вход второго элемента ИЛИ подключен к выходу п того элемента И, выход шестого разр да регистра микрокоманд подключен к первому входу третьего элемента ИЛИ, выход седьмого разр да регистра микрокоманд подключен к первому входу шестого элемента И, выход восьмого разр да регистра микрокоманд подключен .первым входам соответствующих элеме1 40 к первому входу седьмого элемента И,

рыход дев того разр да регистра микрокоманд подключен к первому входу четвертого элемента И, выход дес того разр да регистра микрокоманд подключен к входу декремента счетчика циклов, выход одиннадцатого разр да регистра микрокоманд подключен к первому входу п того элемента И, выход двенадцатого разр да регистра микрокоманд подключен к первому входу . восьмого элемента И, выход тринадцатого разр да регистра микрокоманд подключен к входу элемента задержки, выход элемента задержки подключен к вторым входам шестого и восьмого элементов И, выход четвертого элемента ШШ подключен к второму входу п того элемента И и к входу третьего элементов И первой группы, выходы элементов И первой группы подключены к первым входам соответствующих элементов ИЛИ группы, выходы элементов ИЛИ группы подключены к соответствующим разр дам З информационного входа регистра адреса , выход регистра адреса подключен к входу дешифратора, выход, дешифратора подключен к адресному входу пам ти микрокоманд, разр ды выхода пам ти 50 микрокоманд подключены к первым входам соответствующих элементов И второй группы, выходы элементов И второй группы подключены к соответствующим разр дам информационного входа регис-55 тра микрокоманд, вторые входы элементов И первой подключены к выходу первого элемента И и к первому

входу первогЬ элемента ИЛИ, вторые ходы элементов ИЛИ группы подключены к выходам соответствующих элементов третьей группы, вторые входы элеентов И второй группы подключены к выходу первого элемента НЕ, выход, второго элемента И подключен к первым входам элементов И третьей группы , к второму входу первого элемента

ИЛИ и к входу управлени  записью счетчика адреса, вход первого элемента НЕ подключен к выходу первого элемента ИЛИ, выходы первых четьфех разр дов регистра микрокоманд подключены

к соответствующим разр дам информационного входа счетчика адреса и к вторым входам соответствующих элементов И третьей группы, первые входы первого и второго элементов И и вход декремента счетчика адреса подключены к выходу третьего элемента И, второй вход первого элемента И подключен к выходу второго элемента -НЕ, вход второго элемента НЕ и второй вход второго элемента И подключены к выходу второго элемента ИЛИ, первый вход второго элемента ИЛИ подключен к выходу п того разр да регистра микрокоманд , второй вход второго элемента

элемента И, третий вход второго элемента ИЛИ подключен к выходу п того элемента И, выход шестого разр да регистра микрокоманд подключен к первому входу третьего элемента ИЛИ, выход седьмого разр да регистра микрокоманд подключен к первому входу шестого элемента И, выход восьмого разр да регистра микрокоманд подключен11 1

та НЕ, выход седьмого элемента И под ключей к второму входу третьего элемента ИЛИ, выход восьмого элемента И подкл1бчен к третьему входу третьего элемента ИЛИ, выход третьего элемента ИЛИ подключен к первому входу третьего элемента И, выходы разр дов счетчика циклов подключены к соответ- ствукицим входам четвертого элемента ИЛИ, второй вход третьего элемента И  вд етс  первым входом блока управлени , второй вход седьмого элемента И  вл етс  вторым входс 4 блока управлени , второй вход четвертого элемента И  вл етс  третьим входом блока управлени , информационный вход счетчи ка циклов  вл етс  четвертым входом блока управлени , первым выходом бло ка управлени   вл етс  выход двенадцатого разр да регистра микрокоманд, вторым вьиодом блока управлени   вл 

5925112

етс  выход шестогс элемента И, третьим выходом блока управлени   вл етс  выход двадцать первого разр да регистра микрокоманд, четвертым выходом 5 блбка управлени   вл етс  информационный выход счетчика циклов, п тым выходом блока зшравлени   вл етс  выход третьего элемента НЕ, шестым выходом блока управлени   вл етс  выход 10 семнадцатого разр да регистра микро-. команд, седьмым выходом блока управлени   вл етс  выход шестнадцатого разр да регистра микрокоманд, выходы четырнадцатого и п тнадцатого разр 15 дов регист1 а микрокоманд  вл ютс  первым и вторым разр дами восьмого выхода блока управлени , выходы во- семнадцатого и дев тнадцатого разр дов регистра управлени   вл ютс  пер- 20 вым и вторым разр дами дев того выхода блока управлени .

а ±f

ff

t 7

33

-J

2У

ran

{33

т

3S

г/

X

C55ZD

Редактор О.Юрковецка 

(Стоп

Фиг.З

Составитель С.Силаев Техред И,Попович Корректор А.Т ско

Заказ 5122/46Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4