SU1287175A1 - Устройство дл быстрого преобразовани Фурье - Google Patents

Abstract

Устройство относитс  к области вычислительной техники и предназначено дл  построени  систем цифровой обработки сигналов, основанных на вы- полнении быстрого преобразовани  Фурье. Цель изобретени  - повьшение точности вычислений. Поставленна  цель достигаетс  за счет того, что устройство содержит блок 1 регистровой пам ти, умножитель 2, регистр 3 числа, регистр 4 коэффициента, два регистра 5,6 результата, два сумматор а- в ычита те л  7,8, мультиплексоры 9-12, регистр адреса, блок пам ти ;весовых коэффициентов, блок сдвига, блок 16 пам ти значений арктангенса, три трехстабильных ключа 17-19, ключ 20, шифратор 21 пор дка, регистр 22 пор дка, блок 23 сравнени , мультиплексор 24 пор дка, синхронизатор, элемент И 26, элемент ИЛИ и соответ- -ствующие св зи между узлами устройства . 4 ил. (Л

Description

to

00

сл

Фт1

6)

Изобретение относитс  к вычислительной технике и предназначено дл  построени  систем цифровой обработки сигналов, основанных на выполнении алгоритма быстрого преобразовани  Фурье,

Цель изобретени  - повышение точности вычислений,

На фиг,1 и 2 показана структурна  схема устройства дл  быстрого преобразовани  Фурье; на фиг,3 и 4 структуры блока сдвига и синхронизатора соответственно,

Устройство дл  быстрого преобразовани  Фурье содержит блок 1 регистровой пам ти, умножитель 2, регистры 3 и 4 числа и коэффициента, первый и второй регистры 5 и 6 результата, первый и второй сумматоры-вычитате- ли 7 и 8,с первого по четвертый мультиплексоры 9-12, регистр 13 адреса, блок 14 пам ти весовых коэффициентов блок 15 сдвига, блок 16 пам ти значений арктангенса, ключи 17-19 с трехстабильным состо нием, ключ 20, шифратор 21 пор дка, регистр 22 пор дка , блок 23 сравнени , мультиплексор 24 пор дка, синхронизатор 25, элемент И 26, элемент ИЛИ 27, инфор- мационные вход 28 и выход 29 устройства , адресный вход 30, вход-выход 3 пор дка устройства, первую, вторую и третью общие шины 32-34.

Блок 15 сдвига (фиг,2) содержит регистр 35 операнда, выходной ключ 36, регистр 37 кода сдвига, сдвига- тель 38, Синхронизатор 25 (фиг,3) содержит счетчик 39 адреса микрокоманды , мультиплексор 40 адреса микрокоманды и узел 41 пам ти микрокоманды , группы выходов которого с первой по четвертую 42 - 45 и выходы которого с первого по тридцатый. 46 - 75, вход 76 сброса, вход 77 установки, 78 запуска.

Работа устройства начинаетс  при подаче сигнала на шину 76 начальной установки. При этом по коду на шине 77 начального адреса микропрограммы, соответствуюш1ей заданному режиму работы , выбираетс  из узла 41 пам ти микрокоманд перва  микрокоманда микропрограммы выполнени  этого режима по которой в счетчик 39 адреса микро команд записываетс  начальный адрес микропрограммы. После выполнени  текущей микрокоманды в конце такта содержимое счетчика 39 увеличиваетс 

0

5 ,

5

0

5

0

или замен етс  новым из узла 41 в случае безусловного перехода при единичном состо нии шины 78 признака при условном переходе. При сн тии сигнала на шине 76 устройство выполн ет микрокоманды, выбираемые из узла 41 пам ти микрокоманд по адресу из счетчика 39 адреса микрокоманды.

Рассматривае.тс   работа устройства при выполнении базовой операции БПФ, В первом такте в регистр 13 адреса записываетс  ноль-адрес весового коэффициента нулевой базовой операции с шины 30, В этом же такте с умматор- вычитатель 8 выдает код единицы во всех разр дах, который соответствует числу 2 в пр мом коде и записываетс  в третий регистр блока 1 регистровой пам ти. Во втором такте из блока 14 пам ти весовых коэффициентов по нулевому адресу выбираетс  коэффициент WP 1, которьш через, шину 32, ключ 20 записываетс  во второй регистр - блока 1 регистровой пам ти, В третьем такте на шину 28 данных поступает операнд BQ нулевой базовой операции,

По

которьш, пройд  коммутатор, сумматор- вычитатель 8 и мультиплексор 10, записываетс  в нулевой регистр блока 1. , Ана логично в четвертом такте операнд Bj с шины 29 записываетс  в первый .регистр блока 1 , В этом же такте коэффициент W, записьгоаетс  из блока 14 пам ти весовых коэффициентов в регистр 4 коэффициента, а операнд В, из регистра Р1,0 .пересылаетс  в регистр 3 числа через первый выход блока 1 регистровой пам ти, В п том такте происходит умножение с учетом знаков содержимого регистра 3 на содержимое регистра 4 в умножителе 2 и произведение В W , пройд  сумма- тор-вычитатель 7, записываетс  в первый регистр 5 результата, В этом же такте коэффициент Wj из блока 14 переписываетс  в регистр 4, а затем в регистр 3 из регистра Р1,1 пересылаетс  операнд Bj , В шестом такте умножитель 2 получает произведение В/о Wr«, из которого вычитаетс  на сумматоре-вычитателе 7 содержимое регистра 5 и результат В, W. В„ „

- о to о. ч

записываетс  в регистр 5, в регистр 3 из регистра Р1.2 пересылаетс  число 1, а в регистр 4 через мультиплексоры 10 и 12, сумматор-вычитатель 8, ключ 20 поступает с входной шины 28

операнд А,

В седьмом такте из неиз312871

менного после умножени  на 1 операн- да Арр вычитаетс  на сумматоре-вычи- тателе 7 содержимое регистра 5 и первый результат нулевой базовой операции Сп А„ +В „ W - Bj. W. записывает-r

о Р-о о о to о ос  в регистр 5, а в регистр 3 записываетс  из регистра 3 код числа 2. В восьмом такте А, умножаетс  в пр мом коде на число 2 на умножителе 2 и на первый вход сумматора-вычитате- ю л  7 поступает код числа 2А. , из

которого вычитаетс  число С, из регистра 5, и в регистр 5 записываетс  второй результат D к к о В, Wr , а результат Со через второй J5

о 0 .,°

вход мультиплексора 11 пересылаетс  во второй регистр 6 результата. В этом же такте в регистр 3 записываетс  из блока 1 число Вр , а в регистр 4

К ft

записываетс  число W из блока 14. 20 Б дев том такте результат С. выдает о

с  В выходную шину 29, результат D,.

с

пересылаетс  из первого регистра 5 результата во второй регистр 6 результата , произведение В. W, записьша- 25

г ° ° 1 /

етс  в регистр 5, а в регистры J и 4 записываютс  операнды В, и Wj соответственно из блоков 1 и 14. В дес том такте полученна  на умножителе 2 и сумматоре-вычитателе 7 30 сумма произведений В. W, +В, W

1,

«о

записываетс  в регистр 5,° результат Ьд выдаетс  на выход 29, в регист р 3, записываетс  число 1, а в регистр 4 записыв аетс  операнд Aj , поступив- 35 ший с входной шины 28, В этом же такте в регистр 13 адреса записываютс  с шины 30 адреса весового коэффициента дл  новой базовой операции. В одиннадцатом такте А j складьгоаетс  40 на сумматоре-вычитателе 7 с содержимым регистра 5, в который в конце такта записываетс  третий результат С, А , + В„-У, +В, Wo в регистр

т -о Jo УО in lo 0 -

J из блока 1 пересылаетс  число 2, 45 а в нулевой регистр блока 2 из входной шины 28 записываетс  новое данное Вр дл  следующей базовой операции. В двенадцатом такте умножитель 2 производит умножение в пр мом коде one- 50 ранда А на число 2, из произведений 2Aj вычитаетс  результат С. на сумматоре-вычитателе 7 и последн ий результат D А В W( -В.- W записываетс  в регистр §, Cj из ко°- 55 торого пересылаетс  в регистр 6. В этом же такте регистры 3 и 4 записы-; вают новые операнды В H-W соответственно , а в первый регистр Р1.1

871

-r

ю

J5

 

20

25

30

35 40

45 . 50 55

754

блока I записываетс  новое данное Bj , поступившее на вход 28 устройства . Далее работа устройства продолжаетс  аналогично с периодом восемь тактов. При этом при ритмичном поступлении на вход 28 исходных данных Bjj ,3, , А, А;, а на вход 30 - адресов весовых коэффициентов W на выходе 29 по вл ютс  результаты соответственно С,. , Dg. , С , Dj.

Вычисление БПФ в устройстве дл  повышенной точности производитс  с -поблочно плавающей зап той. Дл  этого существует две микропрограммы дл  вычислени  базовой операции БПФ, которые отличаютс  лишь тем, что в одной мультиплексор 10 пропускает операнды без сдвига, а во второй - со сдвигом на один разр д в сторону младших разр дов дл  уменьшени  операнда вдвое. Перва  микропрограмма задаетс  в случае невозможности переполнени  разр дной сетки в процессе вычислени , а иначе задаетс  втора  микропрограмма. Дл  определени  возможности переполнени  результаты пре- дащущей итерации БПФ анализируютс  схемой, состо щей из шифратора 21 пор дка, регистра 22 пор дка, блока 23 сравнени , мультиплексора 24 пор дка , элементов К 26 и ИЛИ 27 на наличие незначащих разр дов перед старшим значащим разр дом. Это происходит следующим образом. При поступлении Ср на выход 29 количество в нем незнач°ащих цифр (пор док) записываетс  в регистр 22 при единичном сигнале на шине 70 как начальное значение дл  сравнени . По мере поступлени  следующих результатов на выход 29 блок 23 сравнени  сравнивает минимальный пор док , зафиксированный в регистре 22 с пор дком текущего результата, и если текущий пор док меньше, он записываетс  в регистр 22 при единичном и нулевом сигналах на шинах 69 и 70 соответственно . В конце выполнени  итераций БПФ в регистре 22 оказываетс  пор док максимального числа в массиве результатов, которьш указывает масштаб массива результатов и который по сигналу на шине выдаетс  через мультиплексор 24 пор дка на шину 31 входа- выхода пор дка. В следующей- итерации, если зафиксирован нулевой пор док, задаетс  микропрограмма базовой операции БПФ5 в которой мультиплексор 10 сдвигает исходные данные вправо.

5 , 12 Рассматриваетс  работа устройства при вычислении модул  и фазы комп- . лексного числа. В первом такте в регистр 13 адреса записываетс  нулевой адрес, по которому во втором такте из блока 14 пам ти весовых коэффициентов выбираетс  число 1, которое через ключ 20 записываетс  в четвертый регистр (Р1.4) блока 1 регистровой пам ти , в третьем такте число 1 из регист ра Р1,4, пройд  сумматор-вычитатель 8, сдвигаетс  вправо на мультиплексор 10 и полученное таким образом число 0., 5 записываетс  в третий регистр (Р1,3) блока 1. Числа 1 и 0,5 соответ ствуют фазам и и необходимы дл  коррекции результата вычислени  фазы. В четвертом такте на вход 28 устройства поступает реальна  част нулевого операнда А , котора  про-

О

ходит мультиплексор 12, С5 матор-вы- читатель 8, мультиплексор 10 и записываетс  в нулевой регистр блока 1, а также, пройд  мультиплексор 11, записываетс  в регистр 6. При этом еле- дующа  микрокоманда выбираетс  с учетом знака А. , поступающего по шине 78 в синхронизатор 25. В п том такте мнима  часть операнда А с входа 28 поступает в первый регистр блока 1 и в регистр 6, пор док К., операнда А-

КK(j

поступающего на выход 26 из регистра 6, записываетс  в регистр 22 пор дка . Следующа  микрокоманда также выбираетс  из узла 41 с учетом знака А и таким образом, образуютс  четыре ветви микропрограммы, кажда  из которых выбираетс  в зависимости от комбинации знаков исходных данных А и AJ . Пусть А g 0; А : О, тог- да устройство дальнейшую работу продолжает следующим образом. В шестом такте пор док К, числа А, с выхода

Lkg

регистра 6 и пор док К g числа А с выхода регистра 22 поступают на входы блока 23 сравнени  и мультиплексора 24 пор дка, который пропускает минимальный из пор дков К, - (К-, К.) на вход регистра 37 парамет1

ра сдвига блока 15 сдвига, где он хранитс  до следующего цикла вычислени  модул  и фазы. При этом пор док К равен числу разр дов, на которые необходимо сдвинуть влево А и AJ дл  их нормализации. В

такте Х. -А„ из регистра Р1.0 блока

ь 1 регистров, пройд  сумматор-вычитатель 8, мультиплексор 10, ключ 20, записываетс  в регистр 35 блока 15

75 6 сдвига. В дев том такте Х из регистра 35, пройд  сдвигатель 38 и ключ 36, выдаетс  в шину 32 сдвинутым на К разр дов влево и число записываетс  в регистр 4, через ключ 18 - в регистр 3, а через вход мультиплексора 9 - в регистр 13. В этом же такте-коррекци  записываетс  во второй регистр (Р1.2) блока 1. В дес том такте А, Y из регистра Р1.1 пересылаете в блок 15 сдвига. В одиннадцатом такте операнды из регистров 3 и 4 перемножаютс  на умноа г2,к

жителе 2 и произведение } -2 через сумматор-вычитатель 7 записываетс  в регистр 5. Уд 2 из блока 15 сдвига пересылаетс  в регистры 3 и 4. В двенадцатом такте произведение Yg- 2 складываетс  с содержимым регистра 5 и квадрат нормализованного модул  А (Х + Y) записываетс  в регистр 5, в этом же такте из блока 14 пам ти весовых коэффициентов по адресу, составленному из старших разр дов числа Х 2 выбираетс  значение 1/(Х 2 ), которое пересылаетс  в регистр 4. Новый операнд А из шины 28 записываетс  в нулевой регистр блока 1 и в регистр 6. В тринадцатом такте из блока 16 пам ти значений арктангенса по адресу, определ емому старшими разр дами числа АО 2 , выбираетс  значение А,-2 , которое загружаетс  в блок 15 сдвига дл  денормализации путем сдвига вправо на К ра зр дов. В этом же такте новый операнд А записываетс  в первьш регистр блока 1 и в регистр 6. В четырнадцатом такте искомое значение mod(A) из блока сдвига пересылаетс  в ре-

Iгистр 6 результата, а в регистр 37 параметра сдвига записываетс  новое значение К, произведение содержимого

регистров 3 и 4 Y, 2 1/(Х„ 2) записываетс  в регистр 5. В п тнадцатом такте по адресу, соответствующему числу X/Y из блока 16 значений арктангенса выбираетс  число arctg(), которое через ключ 18 поступает на первый вход сумматор Бычитател  8, на второй вход которого из регистра Р1.2 поступает угол коррекции и их сумма 1(Ад)©„ +

Y- + arctR - ,

ЛА

равна  угла комплексного

вектора. А относительно оси абсцисс, как результат записываетс  в регистр

71

6 результата. Далее вычислени  про- должаютс  с периодом в восемь тактов Если А , О, AJ 0, то , -0,5, если Aft О, А , . О, то X А,, .Y -АИ, 0 и,5 и если , А i О,, то X -А, , . При этом при посто нной загрузке входной шины 28 исходными данными А , А на выходную шину 29 выдаютс  каждые восемь тактов результаты mod А и ССА.).

Вычисление логарифма числа в устройстве производитс  следующим образом . В первом такте исходньй операнд Хо с входной шиной поступает в нулевой регистр блока 1 регистров, а так же через первый вход мультиплексора 11 записываетс  в регистр 6. Во втором такте пор док К числа Х записываетс  в регистр 22 пор дка. В третьем такте, поскольку на выходе 69 элемента И 26 нулевой сигнал, мультиплексор 24 с выхода регистра,22 пропускает пор док К,-который записываетс  в регистр 37 параметра сдвига блока 15 сдвига, а также через ключи 19 и 20 поступает в первый регистр блока 1 регистров.. В четвертом такте Хо из нулевого регистра блока 1 пересылаетс  в блок 15 сдвига. В п том такте сдвинутый операнд Хо 2 пересы лаетс  из блока 15 сдвига в регистр 13 адреса, новый операнд X поступает с шины 28 в нулевой егистр блока 1.. В шестом такте по старшим разр дам числа Х 2 , как по адресу, из блока 14 выбираетс  коэффициент log (Хд 2 )K+Iog Х,который, пройд  ключ 18, поступает на первый вход сумматора-вычитател  8, на второй вход которого поступает из первого регистра блока 1 число К, и после вычитани  на выходе сумматора-вычитател  8 получаетс  результат log Х I.og( 2)-К, который через мультиплексоры 10 и 11 поступает во второй регистр результата, В этом же такте в регистр 22 записываетс  пор док нового операнда X и вычислени  про- должаютс  с чшриодом четыре такта.

Вследствие масштабировани  при

вычислении ПБФ с поблочно плавающей зап той массивы результатов, подлежащих дальнейшему усреднению, имеют различные пор дки и поэтому ус- реднение следует также вести с поблочно плавающей зап той. В зависимости от соотношени  пор дков усредненного массива 1 и массива текуще175

го среднего А возможны две микропрограммы . При вычислении по первой миропрограмме пор док массива А оказываетс  меньшим пор дка массива 1. В первом такте адресного входа 30 усройства в регистр 13 адреса записы- ваетс  код текущего количества усренений т. Во втором такте по адресу га выбираетс  из блока 14 значение 1/т, которое пересылаетс  в нулевой регистр блока 1 регистровой пам ти, а в регистр 13 адреса записываетс  ноль. В третьем такте в регистре 37 параметра сдвига блока 15 сдвига с шины 31 входа-выхода пор дка записываетс  разность пор дков К массивов Аи 1. Из кода единицы, поступившего с выхода блока 14 через ключ 18 на первый вход сумматора-вычитател  8, вычитаетс  число 1/т, Хран щеес  в нулевом регистре блока 1, и полученный коэффициент 1-1/т записываетс  в первый регистр блока 1. В четвертом такте с входа 28 устройства операнд А. через мультиплексоры 12 и 10, сумматор-вычитатель 8, ключ 20 поступает в блок 15 сдвига. В п том такте в регистр 4 из блока 15 пересылаетс  вправо сдвинутый операнд Ад 2 , а в регистр 3 пересылаетс  из первого регистра блока 1 коэффициент 1-1/т. В шестом такте операнд 1 с шины 28 записываетс  в регистр 4, а в регистр 3 из нулевого регистра блока 1 пересылаетс  коэффициент 1/т. В этом же такте полученное умножителем 2 произведение (1-1/т) записываетс  в первый регистр 5 результата, В седьмом такте сумматор-вычитатель 7 складывает содержимое регистра 5 с произведением , полученным умножителем 2, и результат (1-1/т)+1о/ш записываетс  в регистр. 5 а в блок 15 сдвига поступает новый операнд А . В восьмом такте результат Д пересылаетс  из первого регистра 5 результата во второй регистр 6 результата, а в регистр 4 пересылаетс  из блока 15 сдвига новый операнд A-J. 2 и дале вычислени  продолжают с периодом в

три такта. 1

Если пор док массива А больше пор дка массива 1, то выполн етс  втора  микропрограмма, отличающа с  тем, что в четвертом такте А с входа 28 поступает в регистр 4, в регистр 3 записываетс  коэффициент 1-.

9.12

1/m, в п том такте 1 с входа 28 поступает Б блок 15 сдвига, произведение Аа() записываетс  в регистр 3. В шестом такте в регистр 4 пересылаетс  из блока 15 сдвига сдвипутый

-- „ - к

вправо операнд i i , а в регистр j записыйаетс  коэффициент 1/m. В седьмом такте результата А.А ,(1-1/т) + +2 1„/т записываетс  в регистр, новый операнд А поступает в регистр 4 В седьмом такте результат А пересылаетс  из регистра 5 в регистр 6 и вычислени  повтор ют аналогично с периодом три такта.

Claims (1)

1. Формула изобретени 

   Устройство дл  быстрого преобразовани  Фурье, содержащее блок регистровой пам ти, умножитель, регистр числа, регистр коэффициента, первьш и второй регистры результата, первый сумматор-вычитатель, первый мультиплексор , регистр адреса, блок пам ти весовых коэффициентов, блок сдвига, блок пам ти значений арктангенса, первьгй и второй ключи с трехстабнль- ным состо нием, шифратор пор дка, регистр пор дка, блок сравнени , мультиплексор пор дка, синхронизатор первый выход блока регистровой пам ти подключен к информационному входу регистра числа, выход которого подключен к первому входу умножител , выход которого подключен к первому входу сумматора-вычитател , выход которого подключен к информационному входу первого регистра результата, выход которого подключен к второму входу сумматора-вычитател , входу первого ключа с трехстабильным состо нием и адресному входу блока пам ти значений арктангенса, выход которого объединен с выходом первого ключа с трехстабильным состо нием и подключен к информационному входу блока сдвига, вход кода сдвига которого подключен к выходу мультиплексора пор дка, первый информационный вход которого подключен к выходу ре- гистра пор дка и объединен с первым входом блока сравнени , второй вход которого объединен с информационным входом регистра пор дка, вторым информационным выходом мультиплексора пор дка и подключен к выходу регистр пор дка, второй вход умножител  подключен к выходу регистра коэффициента , информационный вход которого под75-10

   ключен к выходу блока пам ти весовых коэффициентов, адресный вход которого подключен к выходу регистра адреса , информационный вход которого подключен к выходу первого мультиплексора , первый информационньй вход которого  вл етс  входом задани  адреса устройства, причем блок сдвига содержит регистр операнда, выходной ключ, регистр кода сДвига и сдвигатель, информационньй вход которого подключен к выходу регистра операнда, информационньй вход которого  вл ет- .с  информационным входом блока и подключен к выходу выходного ключа, информационный вход которого подключен к информационному выходу сдвигател , вход кода сдвига которого подключен к выходу регистра кода сдвига, информационньй вход которого  вл етс  входом кода сдвига блока сдвига, отл и. чающеес  тем, что, с целью повышени  точности, в него введены первьй, второй, третий и четвертый мультиплексоры, второй сумматор-вычитатель , элемент И, элемент ИЛ третий ключ с трехстабильным состо - нием и четвертьй ключ, первьй информационный вход которого подключен -к выходу второго мультиплексора, а выход ключа подключен к информационному входу блока регистровой пам ти и к первому информационному входу третьего мультиплексора, выход которого подкгаочен к информационному входу регистра результата, информационньй выход которого  вл етс  информационным выходом устройства и подключен к входу шифратора пор дка, второй информационный вход ключа подключен к выходам первого и третьего ключей с трехстабильным состо нием, а второй выход ключа подключен к второму информационному входу первого мультиплексора , информационному входу регистра коэффициента и информационному входу второго кгаоча с трехстабиль- ным состо нием, выход которого подключен к информаци онному входу регистра числа и первому входу второго сумматора-вычитател , выходы которого подключены к информационным входам первой и второй групп второго мультиплексора соответственно без сдвига и со сдвигом на один разр д в сторону младших разр дов, второй вход второго сумматора-вычитател  подключен к выходу четвертого мультиплексора , первый информационньй вход

   .

   1112

   которого  вл етс  информационным входом устройства, а второй информационный вход четвертого мультиплексора подключен к второму выходу блока регистровой пам ти второй информацион- ный вход третьего мультиплексора подключен к в.ыходу первого регистра результата , информационный вход третьего ключа с трехстабильным состо нием подключен к выходу мультиплексора пор дка и  вл етс  входом пор дка устройства , выход блока сравнени  подключен к первому входу элемента И, выход которого подключен к управл ющему входу мультиплексора пор дка и к пер вому входу элемента ИЛИ, выход которого подключен к входу разрешени  записи регистра пор дка, вход запуска и вход задани  режима работы устрой- ства подключены соответственно к входу запуска и входу установки синхронизатора , «перва , втрра , треть  и четверта  группы выходов :1соторого под-, ключены соответственно к управл ющим входам первого сумматора-вычитател , второго сумматора-вычитател , первой группе адресных входов блока регистровой пам ти и второй группе адресных входов блока регистровой пам ти,, входы разрешени  записи и считывани  которого подключены соответственно к перв ому и второму выходам, синхронизатора , выходы которого с третьего по шестой соединены с первыми.управл ющими входами мультиплексоров с первого по четвертый, второй управл ющий вход второго мультиплексора подключен к седьмому выходу синхронизатора, выходы которого с восьмого по четырнад

   15

   7175

   5 0 12

   цатый подключены к входам разрешени  записи соответственно регистра числа, регистра коэффициента, первого и второго регистров результата, регистра адреса, регистра операнда блока сдвига и регистра кода сдвига блока сдвига , управл ющий вход выходного ключа и управл ющий вход сдвигател  блока сдвига подключены соответственно к п тнадцатому и шестнадцатому дам синхронизатора, семнадцатый выход которого подключен к входу синхронизации умножител , второй управл ющий вход мультиплексора пор дка подключен к восемнадцатому выходу синхронизатора, выходы которого с дев тнадцатого по двадцать третий подключены к управл ющим входам соответственно первого, второго и третьего ключей с трехстабильным состо нием , первому и второму управл ющим входам четвертого ключа, вторые входы элемента И и элемента ИЛИ подключены соответственно к двадцать четвертому и двадцать п тому выходам синхрониз атора, выходы которого с двадцать шестого по двадцать восьмой подключены к входам выборки зоны пам ти блока пам ти значений арк- Чангенса и первому и второму входам выборки зоны пам ти блока пам ти весовых коэффициентов, входы разрешени  выдачи информации которых подключены соответственно к двадцать дев тому и тридцатому выходам синхронизатора , вход останова которого подключен к выходу знакового разр да второго суЬматора - вычитате- л .

   25

   35

   77

   25

   - H uiJ-Vyj

   иг.2

   59

   37

   J5

   58

   38

   .61

   3ff

   60

   33 Фиг.З

   фиг.1