SU1705822A1

SU1705822A1 - Устройство дл вычислени функций

Info

Publication number: SU1705822A1
Application number: SU894756732A
Authority: SU
Inventors: Евгений Константинович Пьянков
Original assignee: Научно-исследовательский институт автоматики Научно-производственного объединения автоматики
Priority date: 1989-11-09
Filing date: 1989-11-09
Publication date: 1992-01-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано R специализированных в ы ; и с л и т о г х . Целью изобретени вл етс упрощение устройства. Устройство содержит операционный блок, блок управлени , установочный вход, первый тактовый вход, второй тактовый вход, входы операндов, выходы результатов, вход кода операции, тактовые выходы блока управлени . Операционный блок содержит мультиплексоры, регистры, сумматор, сумма-ор-вычитатель. блоки пам ти, сдвигатель. 3 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в специализированных ычислител х.

Цель изобретени - упрощение устройства .

На фиг. 1 представлена структурна схема устройства; на фиг.2 - функциональна схема операционного блока; на фиг.З - схема блока управлени .

Устройство содержит операционный блок 1, блок 2 управлени , установочный вход 3. установочный вход 4 операционного блока, вход 5 сброса блока управлени , первый тактовый вход 6, тактовый вход 7 операционного блока, второй тактовый вход 8, тактовый вход 9 блока управлени , входы 10-12 операндов соответственно с первого по третий, входы 13-15 операндов соответственно с первого по третий операционного блока, первый 16 и второй 17 выходы результатов устройства, первый 18 и второй 19 выходы результатов операционного блока, выход 20 анализа числа итерации операционного блока, вход 21 анализа числа итераций блока управлени , вход 22 кода операции , вход 23 кода операций блока управлени , тактовые выходы 24-42 блока управлени , тактовые входы 43--61 операционного блока.

Операционный блок образуют первый 62, второй 63 и третий 64 мультиплексоры входных данных, первый 65. второй 66 и третий 67 регистры, триггер 68, мультиплексор 69 знака, блок 70 пам ти констант, муль- типлексоры 71 и 72 промежуточных результатов, сдвигатель 73, мультиплексор 74 промежуточных результатов,регистр 75 суммы, сумматор-вычитатель 76, регистр 77 числа пропускаемых итераций, первый 78 и второй 79 регистры числа итераций, блок 80 пам ти числа пропускаемых итераций, сумматор 81 и мультиплексор 82 числа итераций .

Блок2 управлени содержит, например, дешифратор 83 кода инструкций, мультиплексор 84 адреса, блок 85 пам ти микроел С

vi о

1СЛ ICO

Iго

hO

программ и регистр 86 микрокоманд (А, В, С. D, Е, F. G, Н. I. К, L, M, N, О, Р, R, S, Т. U. V, W. X). элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 87 и элемент И 88.

Блок 70 пам ти констант разбит на две части, перва из которых содержит нормализованные константы 2k arctg 2 Л а втора часть разбита на две зоны в зависимости от знака Uk. т,е, ft 1 соответствуют нормализованные константы вида 2k )1п(1+2(и ), й -1 соответствуют константы вида 2k+)ln(1-2(k+l).

Адресными входами блока 70 пам ти констант служит код 0 k+ j n, где n - разр дность устройства, Sgn Wk и еще один разр д дл выбора необходимой части блока пам ти.

Блок 80 пам ти числа пропускаемых итераций служит дл хранени величин, означающих количество пропускаемых в процессе вычислений итераций. Адресными входами блока 80 пам ти вл ютс старшие разр ды, включа знаковый, сводимого к нулю аргумента функции, который хранитс в регистре 65.

Рассмотрим работу устройства на примере вычислени следующих функций: у/х, In x, ex, arctg y/x, kgsln pv kgcos f , sin ри cos f.

Операци делени у/х в устройстве осуществл етс в соответствии со следующими рекуррентными соотношени ми

Zk+r2 Zk+ fiJkO+Z 2 k); ,

QH Qk+WkQk2 (k+J);

p.

Wk

L-1, где20 х-1;

Q0 y;

Zn 0. .

Qn y/x.

В исходном состо нии на установочный вход 3 устройства поступает сигнал, сбрасывающий регистры 77-79 числа итераций 79 операционного блока и регистр 86 микрокоманд ,

На вход 22 кода операции блока 2 управлени поступает код инструкции операции делени , дешифратор 83 преобразует этот код в адрес первой микрокоманды операции делени . Управл ющий сигнал с выхода пол W регистра 86 микрокоманд обеспечивает прохождение адреса с выхода дешифратора 83 через мультиплексор 84 адреса на вход блока 85 пам ти микрокоманд. По синхроимпульсу на входе 9 регистра 86 перва микрокоманда микропрограммы делени загружаетс в регистр 86 микрокоманд . Аналогично осуществл етс

установка в исходное состо ние и выборка первой микрокоманды и во всех остальных операци х.

В первом такте микропрограммы делени значени делител х, делимого у и 1.0 с входов 10-12 операционного блока 1 проход т через мультиплексоры 62-64 и записываютс в регистры 65-67 данных. Данна микроопераци обеспечиваетс управл ю0 щими сигналами, поступающими с выходов полей А, В, С, D, Е, F регистра микрокоманд на управл ющие входы 43-45 мультиплексоров 62-64, и на входы 46-48 разрешени записи в регистры данных 65-67.

5 Переход к следующей микрокоманде осуществл етс по адресу перехода, наход щемус в поле V текущей микрокоманды и с помощью задани в поле сигнала, обеспечивающего подключение адреса перехо0 да через мультиплексор 84 адреса к входам блока 85 пам ти микрокоманд. Поле V адреса перехода подключено к мультиплексору 84 адреса всеми разр дами, кроме младше- I го. Дл обеспечени условных переходов в

5 микропрограмме младший разр д адреса перехода может быть модифицирован признаком на входе 21 анализа числа итерации блока 2 управлени при наличии разрешающего сигнала в поле X регистра 86 микроко0 манд. При отсутствии хот бы одного из этих сигналов младший разр д адреса перехода не мен етс .

Во втором такте микропрограммы делени в устройстве производитс вычисление

5 величины х-1 и запись ее в регистр 65.

Дл этого величина делител х из первого регистра данных 65 прдаетс через мультиплексор 71 и сдвигатель 73 (при этом параметр сдвига равен нулю) на вход В сум0 матора-вычитател 76. На вход А этого же сумматора-вычитател из третьего регистра 67 через мультиплексор 72 подаетс величина 1.0. В сумматоре-вычитателе 76 задаетс операци вычитани В-А, результат кото5 рой с выхода сумматора-вычитател заноситс в конце такта в первый регистр 65 данных. Данна микроопераци обеспечиваетс управл ющими сигналами, поступающими с выходов полей D. G, Н, К L, S, Т

0 регистра 86 микрокоманд. При этом на вход параметра сдвига сдвигател 73 подаетс ноль с выходов любого из регистров 77-79 числа итерации через мультиплексоры 74. на вход знака операций сумматора-вычита5 тел 76 подаетс знак операции (в данном случае - вычитание) с выхода пол Т через мультиплексор 69 знака.

Третий такт микропрограммы вл етс первым тактом циклической части микропрограммы . В этой микрокоманде произвоь

дитс вычисление величины 1 + Zv.2 и запись ее в регистр 75 суммы. Величина Zk. хран ща с в первом регистре 65 данных, считываетс из него и через мультиплексор

71 поступает на вход сдвигател 73. На вход параметра сдвига из первого регистра 78 числа итераций через мультиплексор 74 поступает величина индекса итерации k и сдвигатель производит сдвиг вправо на k разр дов, что обеспечивает получение на входе В сумматора-вычитател 76 величины Zk2 k. На вход А сумматора-вычитател 76 из третьего регистра 67 через мультиплексор

72 подаетс величина 1.0. В сумматоре-вы- читателе 76 с помощью полей микрокоманды К.Т и S задаетс операци сложени , результат которой сигналом разрешени записи с выхода пол 1 и микрокоманды заноситс в регистр 75 суммы. В этом же такте в триггер 68 знака по сигналу разрешени записи с выхода пол микрокоманды U заноситс знак величины Zk, а в регистр 77 числа пропускаемых итераций с выхода блока 80 записываетс величина J, равна числу пропускаемых итераций. Входом дл блока 8СГ пам ти числа пропускаемых итераций служат старшие разр ды Zk из первого регистра 65 данных.

Кроме того, в этом же такте анализируетс значение величины k в первом регистре 78 числа итераций путем подачи старшего разр да этого регистра на вход 21 анализа числа итераций блока 2 управлени . Когда величина k в регистре 78 станет равной или большей n-разр дности устройства, на входе анализа числа итераций по вл етс сигнал , который измен ет младший разр д адреса перехода в поле U и микропрограмма переходит к последнему такту своей работы . Если k n, то микропрограмма переходит к второй микрокоманде цикла.

Во второй микрокоманде цикла производитс вычисление величины

Zk4j 2 Zk+ ftJk(HZk2 k) При этом величина Zk из регистра 65 через мультиплексор 71 поступает на вход сдвигател 73. На вход параметра сдвига сдвигател с выхода регистра 77 числа пропускаемых итераций через мультиплексор 74 подаетс величина и сдвигатель производит сдвиг влево на j разр дов.образу на входе В сумматора вычитател 76 величину 2 Zk. На вход А сумматора-вычитател 76 с выхода регистра 75 суммы через мультиплексор 72 подаетс величина 1 + . Знак операции в сумматоре-вычитателе 76 (сложение или вычитание) определ етс подачей с инверсного выхода триггера 68 через мультиплексор 69 на вход знака

операции сумматора-вычитател . т.е. сум- матор-вычитатель выполн ет операцию В А, и ее результат в конце такта загружаетс в первый регистр 65 данных.

5В этом же такте осуществл етс прира . щение величины К в первом регистре 78

числа итераций на величину j. Приращение

осуществл етс с помощью сумматора 81,

на первый вход которого из регистра 77

0 числа пропускаемых итераций подаетс величина j, а на второй вход из первого регистра числа итераций 78 через мультиплексор 82 - величина К. Результат суммировани в конце такта по сигналу раз5 решени из пол Р записываетс в первый регистр числа итераций 78.

В последней третьей микрокоманде цикла устройство производит вычисление

величины Qk+j Qk + WkQk2(k +). При этом величина Qk из второго регистра 66 данных через мультиплексор 72 поступает на вход А сумматора-вычитател 76 и одновременно через мультиплексор 71 - на вход сдвигател 73. На вход параметра сдвига сдвигател с выхода первого регистра 78 числа итераций через мультиплексор 74 поступает величина -(k+j) и сдвигатель 73 производит сдвиг вправо на эту величину. Таким образом на вход В сумматорэ-вычи- тел 76 поступает величина . Знак операции в сумматоре-вычитателе определ етс инверсным выходом триггера 68. В конце такта результат операции по сигналу разрешени из пол Е микрокоманды записываетс в регистр 66.

После третьей микрокоманды цикла осуществл етс переход на его начало. По достижении первым регистром 78 числа итераций значени равного или большего n ocy- ществл етс условный переход на последний такт микропрограммы, в котором можно по выходу 16 устройства считать результат операции делени у/х, хран щейс во втором регистре 66 данных.

Рекуррентные соотношени дл вычислени функции Inx имеют следующий вид:

Zk-H,2 Zk+ Uk(1+Zk2-k);

Qk+| Qk-ln(H Wk 2(k+)), p,

Wk I

L-1, где Z0 x-1; Qo o: Zn 0; Qn Inx.

Микропрограмма операции вычислени функции Inx почти полностью совпадает с предыдущей микропрограммой делени .

0

5

0

5

0

5

0

5

Несколько различаютс лишь последние такты цикла обеих микропрограмм.

В третьей, последней, микрокоманде цикла микропрограммы вычислени логарифма производитс вычисление величины

Qk+) Qk-ln((k+))).

Дл этого из второго регистра 66 данных считываетс величина Qk и через мультиплексор 72 поступает на вход А сумматора-вычитател 76. Из блока 70 констант считываетс нормализованна константа 2k+)ln(1 + ) и через мультиплексор 71 поступает на входсдвига- тел 73. Сдвигатель производит денормали- зацию константы, т.е. сдвиг ее на k+J разр дов вправо. Входами дл выборки из блока 70 пам ти констант служат : поле выбора функции регистра 86 микрокоманд (выход 39 блока 2), индекс итераций равный k+J из первого регистра 78 числа итераций и пр мой выход триггера 68 знака, определ ющий значение о . В сумматоре-вычитате- ле 76 полем Т микрокоманды задаетс операци вычитани А-В, результат которой в конце такта заноситс во второй регистр 66 данных. После этого осуществл етс возврат на начало цикла.

Операци вычислени функции ех в устройстве осуществл етс в соответствии со следующими рекуррентными соотношени ми:

Zk +j 2 Zx - 0 + ОД2 k + ) ttJk-Qk 2™ sgnctvsgnZk/ где2о х-1;

.0;

Zn d:

Qn ex.

В первом такте микропрограммы вычислени функции ех производитс установка начальных условий. В первый регистр 65 данных записываетс Zo x, во второй регистр 66 данных - Qo 1.0, регистры 77-79 числа итераций обнул ютс . Во втором такте микропрограммы в регистр 77 числа пропускаемых итераций 77 из одноименного блока 80 записываетс величина j, равна числу пропускаемых итераций, а триггер 68 знака устанавливаетс по содержимому старшего знакового разр да первого регистра 65 данных.

Третий такт микропрограммы вл етс первым тактом ее циклической части. В этой микропрограмме осуществл етс суммирование k+j с помощью сумматора 81 и запись результатов в первый регистр 78 числа итераций .

Во второй микрокоманде цикла производитс вычисление величины Zk+i - 2k4n((k+i)).

При этом величина Zk из первого регистра 65 данных через мультиплексор 71 поступает на вход сдвигател 73, который сдвигает ее на J разр дов влево с получением величины 2 Zk. Нормализованна константа 2k+iln(1 + ( )) считываетс из

блока 70 пам ти констант и поступает на выход А сумматора-вычитател 76. В сумма- торе-вычитателе 76 задаетс операци вычитани В-А, результат которой в конце такта записываетс в первый регистр 65

данных. В этом же такте производитс анализ услови окончани цикла.

В третьей микрокоманде цикла производитс вычисление величины Qk+j Qk +

+ WkQk2 k аналогичнотому,какэтоделаетс

в третьей микрокоманде цикла микропрограммы делени . Кроме того, в этом же такте производитс запись величины j в регистр 77 числа пропускаемых итераций и ед в триггер 68 знака.

в последнем такте микропрограммы, в который микропрограмма выходит из цикла послетого, как величина kстанет равной или большей п, можно считать результат вычислений из второго регистра 66 данных по

первому выходу 16 результата устройства.

Рассмотрим процесс вычислени в устройстве функции arctg y/x. Рекуррентные соотношени дл нее имеют следующий вид:

Zk-м. 2JZk ft Wk ;

Wk4 j.Wk +адЛ2(

Qk+j Qk + (Ь arctg2(k+i):

sgn ak sgnZk. где Z0 у:

W0 x;

Qo 0;

Qn arctg y/x.

В первом такте микропрограммы производитс установка начальных значений Zo,

Qo, и W0 в регистры 65-67 данных, а также

обнуление регистров 77-79 числа итераций.

Во втором такте по старшим разр дам Zo

выбираетс из блока 80 пам ти пропускаеМУХ итераций значение j и записываетс в

одноименный регистр 77. В этом же такте

значение ад , соответствующее старшему

разр ду Zo, заноситс в триггер 68.

Следующий третий такт микропрограм- мы вл етс первым тактом ее циклической части. В этой микрокоманде производитс вычисление величины Zk+j 2JZk -ад Wk . С этой целью величина Zk из первого регистра 65 данных через мультиплексор 71 исдвига- тель 73 со сдвигом на j разр дов влево поступает на вход В сумматора-вычитател 76, на вход А которого из третьего регистра 67 данных поступает величина Wk. Знак операции в сумматоре-вычитателе 76 определ етс инверсным выходом триггера 68 знака. Результат операции в конце такта записываетс в регистр 75 суммы. Одновременно с этим с помощью сумматора 81 производитс вычисление величины 2k+j. Дл этого величина j из регистра 77 числа пропускаемых итераций поступает на первый вход сумматора , а величина к из первого регистра 78 числа итераций со сдвигом на один разр д влево в мультиплексоре 82 поступает на второй вход этого же сумматора. Результат суммировани в конце такта заноситс во второй регистр 79 числа итераций. В этом же такте анализируетс значение индекса итераций k в первом регистре 78 числа итераций . При достижении или превышении им значени п микропрограммный цикл заканчиваетс и микропрограмма переходит, к своему последнему такту, в котором результат счета по первому выходу 16 результата устройства может быть считан из второго регистра 66 данных.

Во второй микрокоманде цикла в соответствии с рекуррентными соотношени ми производитс вычисление величины

Wkjf J.- Wk При этом величина Zk подаетс на вход В суммэтора-вычи- -тател 76 со сдвигом на 2k+j разр дов вправо, а на вход А подаетс Wk из третьего регистра 67 данных. Знак операции в сумматоре-вычитателе 76 определ етс пр мым выходом триггера 68. Результат с выхода сумматора-вычитател в конце такта записываетс в третий регистр 67 данных. Одновременно с этим содержимое регистра 75 суммы через мультиплексор 62 в колце такта переписываетс в первый регистр 65 данных. В этом же такте с помощью сумматора 81 осуществл етс приращение индекса итераций в первом регистре 78 числа итераций на величину j.

В третьей микрокоманде цикла вычисл етс величина QH-J Qk+ ft arctg .. Значение Qk поступает на вход А сумматора-вычитател 76 из второго регистра 66 данных, на вход В сумматора-вычитател поступает денормализрванна сдвигателем 73 константа arctg2 + из блока 70 пам ти констант. Знак операции определ етс пр мым выходом триггера 68. В конце такта результат операции записываетс во второй регистр 66 данных, а величина j из блока пам ти 80 - в регистр числа 77 пропускаемых итераций.

Операци вычислени функций kgsln p. kgcostf в устройстве осуществл етс в соответствии со следующими рекуррентными соотношени ми:

5Zk+ 2}Zk- (Ok 2kVctg2-(k+i): Qk4,Qk- kWk2-(k+J);

Wk - rWk+ft Qk2(k+J).

sgn uv sgnZk, 0 гДе2о У;

Qo 0;

Wo-1.0;

Zn 0;

Qn -kslnV; 5 Wn Kgcosf.

Первые два такта данной микропрограммы аналогичным первым двум тактам микропрограммы вычислени арктангенса, В следующем, третьем, такте осуществл ет- Q с приращение индекса итераций в первом регистре 78 числа итераций на величину j.

Четвертый такт вл етс первым тактом циклической части микропрограммы. В данной микрокоманде производитс вычисле- 5 ние величины Zk+j и запись ее в первый регистр 65 данных. В этом же такте анализируетс значение индекса итераций, после чего следует продолжение цикла или выход из него. Во второй микрокоманде цикла Q производитс вычисление Qk+j и сохранение ее в регистре 75 суммы. Кроме того, величина пропускаемых операций j записываетс в регистр 77 числа пропускаемых итераций . В третьей микрокоманде цикла с вычисл етс величина Wk+j и записываетс в третий регистр 67 данных, содержимое регистра 75 суммы переписываетс -ео второй регистр 66 данных, осуществл етс приращение индекса итераций в первом Q регистре 78 числа итераций и запись i о триггер 68.

После этого осуществл етс возврат на начало цикла.

Так как в конце цикла во втором регист- 5 ре 66 данных находитс величина Qn -kgsin (р. то в первой микрокоманде после цикла производитс изменение знака Qn с помощью операции инверсии и прибавлени входного переноса в сумматоре-вычитателе

0 6.

В последней микрокоманде результаты вычислений могут быть считаны по выходам устройства: kgsin p из второго регистра 66 данных по первому выходу 16 результата: 5 kgcos p из третьего регистра 67 данных по второму выходу 17 результата устройства.

Учет коэффициента деформации вектора kg в полученных соотношени х может .быть проведен с помощью выполнени операции делени и получени функции tg p.

Учет коэффициента деформации вектора при вычислении синуса и косинуса может быть осуществлен и другим способом - при задании начальных значений и использу синхронный метод цифра за цифрой. Рекуррентные соотношени дл данного способа вычислений приведены ниже;

Zk-и Zk-tarcig2 k;

Qk+1 Qk - &Wk 2-k;

Wk+t Wk +ЈkQk2 k;

sgn Јk sgnZk, k 0,i,..., n-1, где Z0 tp;

Qo 0;

W0 1/kg;

Qn -sin tpWn cosy ,

В первом такте микропрограммы производитс установка начальных значений. В первый регистр 65 данных записываетс значение аргумента f, наход щеес в диапазоне ±ж/2. во второй регистр 66 данных - ноль, в третий регистр 67 данных - обратна величина коэффициента деформации вектора 1 /кд, регистры числа итераций 77-79 обнул ютс .

Второй такт микропрограммы вл етс первым тактом ее циклической части. В этой микрокоманде значение Zk из первого регистра данных 65 через мультиплексор 71, сдвигатель 73 и сумматор 76 пересылаетс в первый регистр 75 данных. Кроме того, значение Јk, соответствующее старшему знаковому разр ду Zk, запоминаетс в триггере 68 знака; анализируетс значение индекса итераций К, при достижении которым значени п происходит выход из цикла.

Во второй микрокоманде ци. производитс вычисление величины Z(k+i) в соот- ветствии с первым равенством в рекуррентных соотношени х. При этом величина Zk поступает на вход А сумматора- вычитател 76 из первого регистра 75 данных, а нормализованна константа из блока 70 пам ти денормализуетс в сдвига- теле 73 и поступает на вход В сумматора-вы- читэтел 76.

Во второй и третьей микрокомандах цикла в соответствии с вторым и третьим равенствами в рекуррентных соотношени х вычисл ютс величины Qk-n, W k-м . При этом значение QM-I, полученные во второй микрокоманде, временно сохран етс в регистре 75 суммы и переписываетс из него во второй регистр 66 данных в третьей микрокоманде . Кроме того, в третьей микрокоманде с помощью сумматора 81 осуществл етс приращение индекса итераций k на 1.

Последние два такта данной микрокоманды полностью идентичны последним

двум тактам предыдущей микропрограммы .

Claims

Формула изобретени Устройство дл вычислени функций,

содержащее три регистра данных, первый регистр числа итераций, три мультиплексора промежуточных результатов, сдвигатель, сумматор-вычитатель, сумматор, блок пам ти констант, блок пам ти числа пропускае0 мых итераций и блок управлени , причем выход первого регистра данных соединен с первым информационным входом первого мультиплексора промежуточных результатов , выход второго регистра данных - с

5 вторым информационным входом первого мультиплексора промежуточных результатов , первым информационным входом второго мультиплексора промежуточных результатов и первым выходом результата

0 устройства, выход третьего регистра данных соединен с третьим информационным входом первого мультиплексора промежуточных результатов, вторым информационным входом второго мультиплексора

5 промежуточных результатов и вторым выходом результата устройства, выход первого регистра числа итерации соединен с первым информационным входом третьего мультиплексора промежуточных результатов, вы0 ход которого соединен с входом величины сдвига сдвигател , выход блока пам ти констант соединен с четвертым информационным входом первого и третьим информационным входом второго мультиплексоров

5 промежуточных результатов, выход первого мультиплексора промежуточных результатов - с информационным входом сдвигател , выход сдвигател и второго мультиплексора промежуточных результатов соединены со0 ответственно с первым и вторым информационными входами сумматора-вычитател , выходы старших разр дов первого регистра данных соединены с адресным входом блока пам ти числа пропускаемых итераций,

5 установочный вход устройства соединен с входом сброса первого регистра числа итераций , первый тактовый вход устройства соединен с синхронизирующими входами регистров данных и первого регистра числа

0 итерации, отличающеес тем, что, с целью упрощени , в него введены три мультиплексора входныхданных, мультиплексор знака, мультиплексор числа итерации, регистр суммы, регистр числа пропускаемых

5 итераций, второй регистр числа итерации и триггер, причем входы операндов с первого по третий устройства соединены с первыми информационными входами соответственно первого, второго и третьего мультиплексоров входных данных, выходы которых

соединены с информационными входами соответственно первого, второго и третьего регистров данных, выход сумматора-вычи- тател соединен с вторыми информационными входами первого, второго и третьего мультиплексоров входных данных и с информационным входом регистра суммы, выход которого соединен с четвертым информационным входом второго мультиплексора промежуточных результатов и третьими информационными входами первого и второго мультиплексоров входных данных, выход знакового разр да первого регистра данных соединен с информационным входом триггера, пр мой и инверсный выходы которого соединены с первым и вторым информационными входами мультиплексора знака, выход которого соединен с входом знака операции сумматора-вычита- тел , выход блока пам ти числа пропускав- мых итераций соединен с информационным входом регистра числа пропускаемых итераций , выход которого соединен с вторым информационным входом третьего мультиплексора промежуточных результатов и вхо- дом первого слагаемого сумматора, выход которого соединен с информационными входами первого и второго регистров числа пропускаемых итераций, выход первого регистра числа итераций соединен с первым адресным входом блока пам ти констант, первым информационным входом мультиплексора числа итераций непосредственно и вторым информационным входом данного мультиплексора со сдвигом на один разр д

в сторону старших разр дов, выход второго регистра числа итераций соединен с третьим информационным входом третьего мультиплексора промежуточных результатов, выход старшего разр да первого регистра числа итерации соединен с входом анализа итераций блока управлени , пр мой выход триггера соединен с вторым адресным входом блока пам ти констант, выход мультиплексора числа итераций соединен с входом второго слагаемого сумматора, установочный вход устройства - с входами сброса второго регистра числа итерации и регистра числа пропускаемых итераций и входом сброса блока управлени , тактовый вход ycj тройства - с синхронизирующими входами регистра суммы, второго регистра числа итерации, регистра числа пропускаемых итераций, управл ющие входы мультиплексоров входных данных, промежуточных значений , числа итерации, третьи выходы блока пам ти констант и мультиплексора знака соединена с соответствующими выходами блока управлени , входы сумматора и кода инструкции сумматора-вычитател и синхронизирующий вход триггера соединены с соответствующими выходами блока управлени , входы разрешени записи регистров данных, регистра суммы, первого и второго регистров итерации соединены с соответствующими выходами блока управлени , вход кода операции и тактовый вход которого соединены соответственно с входом кода операции и вторым тактовым входом устройства.

&МШ6Мви9505152 5354 5556 57585960 61 ,----

L-T

/Ч/Ч/ЧА/ЧЛ/

/ки

1 ,

L-T

2й &&27Мг9Л}3132ЯХЭ5ЯЯУвЗШ4Ш

В

F 6

н

t

65

II

54

4

23

22

U

V66

WX

г

Tt

87

21

фиг.З