SU1244803A1

SU1244803A1 - Кодер кода 3В2 @

Info

Publication number: SU1244803A1
Application number: SU843827227A
Authority: SU
Inventors: Игорь Михайлович Котиков; Борис Шлемович Кордонский
Original assignee: Предприятие П/Я Р-6609
Priority date: 1984-12-18
Filing date: 1984-12-18
Publication date: 1986-07-15

Abstract

Изобретение относитс к электросв зи . Повышаетс помехозащищенность.. Устройство содержит последовательный регистр (Р) I, формирователь синхросигнала кодовых групп 2, параллельный РЗ, формирователь синхросигнала линейных посылок 4, блок сдвига 5, преобразователь основани кода 6, блок пам ти 7, блок контрол (ЛК)8 цифровой суммы на границах кодовых групп, бло.к счетчиков (ЕС) 9 цифровой в кодовой группе , блок стробировани 10 и сумматор 11j В устройстве осуществл етс преобразование двоичного основани счислени в четвертичное в соответствии с табл.1. Табл.1 позвол ет построить . устройство, сигнал на выходе которого вл етс балансным, т.е. имеет ограниченную цифровз сумму на границах кодовых групп. Цель достигаетс введением Р 1 и 3,- блока сдвига 5, блока пам ти 7, БК 8, БС 9 и блока стробировани .10. Приведены табл.истинности , в соответствии с которыми выполнены преобразователь 6, БС 9 и БК 8. 2 ил, 22 табл. W X) 9

Description

лельный регистр 3, формирователь 4 синхросигнала линейных посыпок, блок 5 сдвига, преобразователь 6 основани кода, .блок 7 пам ти, блок 8 контрол

Изобретение относитс к электросв зи и может быть использовано в цифровых системах передачи с различными передающими средами.

Цель изобретени - повьшение поме-5 цифровой суммы на границах к одовых

хозащищенности,групп, блок 9 счетчиков цифровой сумНа фиг.1 представлена структурна мы в кодовой группе, блок 10 стробиэлектрическа схема кодера кода 3B2Q;ровани , С5гмматор 11,

на фиг,2 - временные диаграммы, по с-Кодер кода 3B2Q работает следуюн ющие его работу, щим образом,

Кодер кода 3B2Q содержит последо-Преобразование двоичного основа- нательный регистр 1 , формирователь 2ни счислени в четверичное осуще - синхросигнала кодовых групп, парал-ствл етс в соответствии с табл,1,

I

Т а б л и ц а 1

В табл,1 р дом с каждой четверичной кодовой группой указано значение цифровой суммы (ЦС) в данной группе, вычисл емое как алгебраическа сумма амплитуд импульсов в кодовой группе при условии, что симво-- лам 0,1,2, 3 кода поставлено в соответствие нормированное напр жение -3, -1 , +1, +3 (фиг,2т),

Над каждой из трех колонок кодовых групп указано значение КС на границ кодовых групп к моменту поступлени следующей двоичной группы: так, например , если 11С -2 и поступает двоична группа 011, то она кодируетс группой 32 из левой колонки, что соответствует формированию двух импульсов с амплитудами +3 и +1 и цифровой суммой в кодовой группе +4, Эта сумма (+4) складываетс с предыдущим значением на границе кодовых групп (-2). Результат (+2) говорит о том.

что следующа двоична группа, например 010, кодируетс группой из правой колонки с ЦС +2, т,е. группой

20 с амплитудами +1 и -3 и IJC в группе равной -2, Складыва данное значение (-2) с предыдущим значением ЦС на границе кодовых групп (+2), вы сн ем , что следующа двоична группа

кодируетс группой из средней колонки алфавита с ЦС О и т.д. Таким образом , табл.1 преобразовани двоичного

сновани счислени в четверичное позвол ет построить кодер кода 3B2Q,

сигнал на выходе которого вл етс балансным (т.е. имеет ограниченную ЦС на границах кодовых групп).

Рассмотрим работу кодера кода ЗВ29 на примере преобразовани двоич- ной группы 001 (фиг.2),

Двоичный тактовый сигнал, поступающий с входа двоичного тактового сигнала (фиг.2е), проход через ин3

вертирующий вход последовательного регистра I (фиг.26), записьшает в него (фиг,2 в,г,д) двоичный сигнал (фиг.2а), поступающий с входа двоичного сигнала. Кодовый синхросигнал (фиг.2з) с второго выхода формировател 2 синхросигнала кодовых групп осуществл ет запись первого 1, второго 2 и третьего 3 импульсов

Сигналы с выходов преобразовател 6 основани кода (фиг.2м) поступают также на соответствующие входы блока 9 счетчиков цифровой суммы в кодо- 5 вой группе, на первый вход которого подаетс сигнал с первого выхода, формировател 4 синхросигнала линейных посылок (фиг,2и), а н& второй вход - с выхода блока 5 сдвига

(фиг.2в,г,д) с выходов последователь-10 (фиг.2о). v

ного регистра 1 в параллельный ре- Импульсы на выходах блока 9 счет30

гистр 3 (фиг.2к), а также предыдущее значение цифровой суммы с. пыходов (фиг.2р) блока 8 контрол цифровой суммы на границах кодовых групп - в блок 7 пам ти (фиг.2л), Дл рассматриваемого случа кодировани двоичной группы 001 произвольно прин то , 4fo предьщуща ЦС О, что соответствует сочетанию сигналов 010 на выходах блока 8 контрол цифровой суммы на границах кодовых групп (фиг.2р) и на выходах блока 7 пам ти (фиг.2л). В инверсном кодовом синхросигнале (фиг,2ж), поступающем с первого выхода формировател .2 кодового синхросигнала на первый вход преобразовател 6 основани кода, (0) соответствует первому импульсу, а (|) - второму импульсу в кодовой группе на выходах преобразо-вател 6 основани кода (фиг. 2м) , причем п.ер- вый выход соответствует символу (О), второй выход - символу (I), третий выход - символу (2), четвертый выход - символу (3) четверичного ос новани кода.Как следует из.табл.1, двоична группа 001 при ЦС О кодируетс группой 02, что отражено наличием первого импульса (О) на первом выходе, второго импульса (2) на .третьем выходе (фиг,2и) преобразовател 6 основани кода.

Дл устранени сост заний и получени квантованного по времени ли- 5 нейного сигнала импульсы с выходов (фиг.2м) преобразовател 6 основани кода переписываютс в блоке 10 стро- бировани инверсным синхросигналом . линейных посылок (фиг.2н) с второго 50 выхода формировател 4 синхросигнала линейных посылок. Полученные на выходах блока IО стробировани сигна- . лы (фиг.2с) суммируютс с соответстчика цифровой суммы в кодовой группе (фиг,2п) соответствуют п ти значени м цифровой суммы в группе -4, -2, О,

15 +2, 4. Так, группа 02, согласно табл.1, имеет ЦС -2, что отражено наличием импульса на втором выходе (фиг.2п) блока 9 счетчиков цифровой суммы в кодовой группе.

20 В блоке 8 контрол цифровой суммы на границах кодовых групп значение ЦС в кодовой группе (-2) (фиг,2п) складьшаетс с предыдущим значением ЦС О (фиг,2л) (сочетание сигналов

25 010 на выходах блока 7 пам ти), а результат (цС -2 ) с выходов блока 8 контрол цифровой суммы на границах кодовых групп (фиг,2р) переписьтает- с кодовым синхросигналом (фиг.2з)

35

40

на выходе (фиг.2л) блока 4 пам ти (сочетание сигналов 100 на выходах блока 7 пам ти). К зтому моменту на выходах преобразовател 6 основани кода(фиг,2к) присутствует записанна в параллельном виде следующа двоична группа 010 (фиг,2а), кодируема при ЦС -2 в соответствии с табл,1 группой 23 (фиг,2т), преобразуемой на выходе сумматора 11 в импульсы с амплитудами-+2, +3 и т.д.

Последовательный регистр 1 и па-т раллельный регистр 3 могут быть вы полнены в виде тактируемых регистров сдвига на D-триггерах, Формирователь 2 синхросигнала кодовых групп и Фоо- мирователь 4 синхросигнала линейных посылок представл ют собой делитель на три и умножитель на два соответственно . Блок 5 сдвига может быть выполнен на D-триггере. Блок 10 стробировани может быть выполнен на четырех D-триггерах, тактовые входы которых подключены к первому входу блока 10 стробировани , а информацивующим весом в сумматоре 11 (уиг,2т),55 оиные - к остальным входам, Сумма- Кодовой группе 02 соответствуют сиг- : тор 11 может быть реализоваи с- по- налы с нормированными амплитудами -3 + 1 (фиг.2т) ,

мощью пассивных делителей на резисторах , входы которых подключены к

Сигналы с выходов преобразовател 6 основани кода (фиг.2м) поступают также на соответствующие входы блока 9 счетчиков цифровой суммы в кодо- вой группе, на первый вход которого подаетс сигнал с первого выхода, формировател 4 синхросигнала линейных посылок (фиг,2и), а н& второй вход - с выхода блока 5 сдвига

(фиг.2о). v

чика цифровой суммы в кодовой группе (фиг,2п) соответствуют п ти значени м цифровой суммы в группе -4, -2, О,

+2, 4. Так, группа 02, согласно табл.1, имеет ЦС -2, что отражено наличием импульса на втором выходе (фиг.2п) блока 9 счетчиков цифровой суммы в кодовой группе.

В блоке 8 контрол цифровой суммы . на границах кодовых групп значение ЦС в кодовой группе (-2) (фиг,2п) складьшаетс с предыдущим значением ЦС О (фиг,2л) (сочетание сигналов

010 на выходах блока 7 пам ти), а результат (цС -2 ) с выходов блока 8 контрол цифровой суммы на границах кодовых групп (фиг,2р) переписьтает- с кодовым синхросигналом (фиг.2з)

Последовательный регистр 1 и па-т раллельный регистр 3 могут быть вы полнены в виде тактируемых регистров сдвига на D-триггерах, Формирователь 2 синхросигнала кодовых групп и Фоо- мирователь 4 синхросигнала линейных посылок представл ют собой делитель на три и умножитель на два соответственно . Блок 5 сдвига может быть выполнен на D-триггере. Блок 10 стробировани может быть выполнен на четырех D-триггерах, тактовые входы которых подключены к первому входу блока 10 стробировани , а информациоиные - к остальным входам, Сумма- тор 11 может быть реализоваи с- по-

оиные - к остальным входам, Сумма- тор 11 может быть реализоваи с- по-

$1244803

соответствующим входам сумматора 11, с таблицей истинности, полученной из а выходы через диоды к выходу сумма- таблицы преобразовани двоичной сис- тора 11.темы счислени : в четвертичную

Преобразователь 6 основани кода (табл. ) и приведенной .в табл. должен быть вьшолнен в соответствии 2.

Таблица2

00 О 10 01О О О 1

12448038

Продолжение табл. 2

9I24A803. О

В табл.2 А, В и D - 3 символа ис-Продолжение табл.3

ходней двоичной последовательности, .

записываемых в последовательный ре-О 1 О О гистр 1 и хран щиес на выходах параллельного регистра 3 в течение

кодового интервала; С - кодовьй сиг- -

нал, поступающий на первый вход пре- Последние 4 столбца табл.2 соотобразовател 6 основани кода;.Е, Fветствуют четырем выходным сигналам

и G - сигналы на выходах блока 7преобразовател основани счислени

пам ти. (символы (О), (1), (2) и (3) .

В табл.3 приведены разрешенные В соответствии с табл.2, преобсочетани сигналов EFG и соответству-разователь 6 основани кода 8 может

ющие этим сочетани м значени цифро-быть выполнен в виде четырех дещифвой суммы на границах кодовых групп.ра,торов на восьмиканальных мульти15плексорах типа КП7, адресными входаТаблица 3ми которых вл ютс сигналы А,.В и С,

,:а на информационные входы поступают

J,- р G ЦСсигналы в соответствии с табл.4 - 7,

полученными из табл.2 дл входных

Q О 1 +220 символов (О), (1), (2) и (3).

Таблица 4 Таблица истинности дешифратора символов О

1.31244803

В табл.4 - 7 Х - Xj - информационные входы мультиплексоров типа КП7, а под таблицами приведены логические функции, которые должны поступать на соответствующие информа- 5 ционные входы. Например, на вход Х мультиплексора типа КП7 дешифратора

14 Таблица 10

.Таблица истинности дешифратора, реализующего функцию III

X

X..

Х

EF

15, 124480316

Блок 9 счетчиков цифровой суммыотражает по вление группы 30, преобв кодовой группе должен быть выполненразуемой в импульсы с амплитудами +3,

в соответствии с табл.13, полученной-3 с цифровой суммой в группе, равиз таблиць преобразовани двоичнойной нулю (наличие импульса на выходе

системы счислени в четверичную 5блока счетчика цифровой суммы в ко (табл.1). Симво лам кода О, I, 2, 3довой группе 11, табл.13). В соотстав тс в соответствие сигналы светствик с табл,13, блок 9 счетчиков,

нормированной амплитудой -3, -1, +1,цифровой суммы в кодовой группе мо+3 , что отражено в табл.13. При под-жет быть выполнен в виде дешифратора

счете цифровой суммы в кодовой груп- на п ти мультиплексорах типа КП7,

пе беретс алгебраическа сумма амп-таблицы истинности которых приведены

литуд первого и второго символов.в табл.14 - 18.

Например, перва строка в табл.13.

t а б л и ц а 1 з Таблица истинности блока счё тчиков цифровой

суммы в кодовой группе

17124480318

Таблица 14

Таблица истинности мультиплексора, подсчитывающего цифровую сумму (-4)

Таблица

Таблица истинности мультиплексора, подсчи- тьтающего цифровую сумму (-2)

Х Xg Xj Xg Xf

----„ JjYpOOO 001 010 Oil 100 101 110 .Y

21124480322

Та.б лица 18

Таблица истинности мультиплексора, подсчитывающего цифровую сумму (М)

231244803 .24

В нем происходит суммирование зна- табл.19, блок 8 контрол цифровой чени предыдущей цифровой суммы с вы- суммы на границах кодовых групп мо- ходов блока 7 пам ти (Е F G, табл.19) жет быть выполнен в виде дешифратора и значени цифровой суммы в данной на трех мультиплексорах типа КП7, кодовой группе с выходов блока 9 5 таблицы истинности которых получены счетчиков цифровой суммы (Z Z.t, из табл. 19 и приведены в Z:, ). В соответствии стабл. 20-22.

Таблица 20

Таблица истинности мультиплексора дл цифровой суммы (-2)

Xf Хг Xj X/, .Х5- Хб Хг

000 001 010 011 Гбо 101 ПО 2-1 ZjZjZj, Zj

Табл-ица 21

Таблица истинности мультиплексора дл цифровой суммы (О)

Х

X

EFG

000 on 010 on 100 101

ZyiZj Z Z iZgT . a б л и ц a 22

Таблица истинности мультиплексора дл цифровой суммы (+2)

X,t Хг X Хб Ху EFG000 001 010 011 100 101 110

10000X О XX XXX

Xe

111

100 101

XT

no

8

in

Xg 111 X

X

X X

124480326

Продолжениетабл.22

0XX X XX ОХО X XX

1XО XX-Х X , X1.x XX

;

Блок 7 пам ти может быть вьтолнен на трех D-триггерах,.информационные входы которых соединены с входами блока 7 пам ти, а тактовые входы - с входами, подключенными к второму выходу формир&вател 4 синхросигнала кодовых групп.

Claims

Формула изобретени

Кодер кода 3B2Q, содержащий сумматор и формирователь синхросигнала ко- довых групп, выход которого подключен к входу формировател синхросигнала линейных посылок и первому входу преобразовател основани кода, причем вход формировател , синхросигнала кодовых групп вл етс входом двоич ного тактового сигнала кодера, выходом которого вл етс выход сумматора , о тлич агоще ее si тем, что, с целью повьшени помехозащищенности ,, в него введень: последовательный регистр, блок стробировани , блок счетчиков цифровой суммы в кодовой группе, блок контрол цифровой суммы на границах кодовых групп, блок пам

ти, параллельный регистр и блок сдви-; га, к первому входу которого Подключен первый выход формировател синхросигнала кодовых групп, второй выход

которого подключен к первым входам блока пам ти и параллельного регистра , к Остальным входам которого подключены выходы последовательного регистра , пр мой и инвертирующий тактовый входы которого вл ютс соответственно входом двоичного сигнала и входом двоичного тактового сигнала, при этом первый выход формировател синхросигнала линейных посылок подключен к первому входу блока счетчиков цифровой суммы в кодовой группе, к второму входу которого подключен выход блока сдвига, к второму входу которого и первому входу блока стробировани подключен второй выход формировател синхросигнала линейных посылок, а выходы параллельного регистра подключены к второму, третьему и четвертому входам преобразовател основани кода , выходы которого через блок:стро- бкрованк подключены к входам сумма- тора и через последовательно соединенные блок c4et4HKOB цифровой суммы S кодовой группе, блок контрол цифровой суммы на границах кодовых групп и блок пам ти к п тому, шестому и седьмому входам преобразовател основани кода и шестому, седьмому и восьмому входам блока контрол цифровой суммы на границах кодовых групп,

О 01 О 7 0011 1101071