SU1226427A1 - Устройство дл решени систем алгебраических уравнений - Google Patents

Abstract

Изобретение относитс  к области цифровой вычислительной техники и может быть использовано в специализированных устройствах, предназначенных дл  решени  систем линейных алгебраических уравнений. Цель изобретени  - повьш1ение скорости вычислений . Указанна  цель достигаетс  тем, что устройство содержит регистровые блоки коэффициентов матрицы коррекции, умножители, группы сумматоров, регистровьм блок пам ти коэффициентов уравнений, регистры нев зки, триггер, сумматоры экстраполированных значений, счетчик, дешифратор , элементы И, Устройство реализует решение методом приближений с одновременной коррекцией матрицы экстрапол ции. 1 ил. i (Л :3

Description

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в специализированных: устройствах, предназначенньтх дл  решени  систем линейных алгебраических уравнений.

Цель изобретени  - повышение скорости вычислений. .

На чертеже изображена функциональна  схема предлагаемого устройства (дл  упрощени  показана регшит заци  лишь одного (первого) уравнени  из множества алгебраическ1-гх; уравнений).

Устройство содержит регистровые блоки 1 коэффициентов матрицы кор- peKiyiH с первой по п-ю, группы 2,- 2 умножителей, первую 3, вторую 4, третью 5, четвертую 6 группы сумматоров , с (п+1)-й по 2 п-ю группы 7,- 7f , умножителей с (2п+1)-й по 3 п-ю группы 8,-8 умножителей, регистровый блок 9 пам ти коэффициентов уравнений , регистр 10 нев зки, триггер 11, сумматор 12 экстраполированных значений, счетчик 13, дешифратор 14 и первые 15 и вторые 16 элементы И.

Устройство работает след то1цим образом .

Врем  работы разбито на циклы. Каждьш цикл содержит п тактов. Один такт равен времени прохождени  одного разр да, число разр дов равно т. Начало цикла в ви,це сигнала поступает с внешнего входа устройства на счетчик 13 и триггер 11, В результате в счетчике формируетс  номер шага (в данном случае один шаг), а триггер 11 перебрасываетс  в 1 состо ни  и на выходе элемента И 15 формируетс  приращение длиной m разр дов . Приращение, начина  с младших разр дов, поступает на умножитель 7 , на остальные умножители приращени  поступают с выходов в других  чеек. Так как произведение имеет 2т разр дов, то m старших разр дов формируетс  во втором цикле. Начина  с первого разр да второго цикла , величина с выхода сумматора 5 поступает на умножитель 2 , на выход остальных ут 1ножителей поступает информаци  с выходов сумматора 5 других  чеек. Получаемые на выходах умножителей 2j (,n) произведени  складьшаютс  на сумматоре 3. Полученна  величина затем складываетс  с рассогласованием, хран ишмс  в ре264272

гистре 10. Так как сумма произведений на выходе сумматора 3 имеет 2т разр дов, то и регистр 10 имеет 2т разр дов, поэтому m младших разр - 5 дов рассогласовани , получающиес  во 2-м цикле, не участвуют в формировании приращений. Это достигаетс  тем, .что по сигналу начала второго цикла триггер 1 перебрасываетс  в 10 О и закрывает элемент И 15. Одновременно с умножител ми 7 в первом цикле начинают работать умножители 8j (,n). Множимые поступают с выходов регистров (j I,n), множи- 15 тели хран тс  в регистрах умножителей , которые занос тс  туда из регистров . Полученные произведени  складываютс  на сумматоре 6. Во втором цикле, когда на входы сумматора

6 поступают старшие m разр дов произведений , открываетс  второй элемент И 16 сигналом с дешифратора 14 и поступает на вход сумматора 6 число, равное 1. По этому же сигналу разрешаетс  запись Б регистр l,j величины, получаемой на выходе сумматора 6. Затем все повтор етс , за исключением того, что число, равное 1, не добавл етс  к сумме произведений,формируемой на выходе сумматора 6. На выходе деЕ ифратора 14 формируютс  сигналы, управл ющие записью в регистры l(j в следующей последователь

ности: 1

2

inЧерез

2п циклов счетчик 13 переполн етс  . Сам он переходит в нулевое состо ние , а на выходе переноса по вл етс  сигнал. По сигналу содержимое регистров 11J перезаписываетс  в ре- Г истры умножителей 7j и . Это допускаетс , так как через 2п циклов во всех регистрах сформированы нужные величины элементов матрицы Ф.

На выходе сумматора 5 формируетс  приращение неизвестной величины, которое поступает на накопитель 12, где складьшаетс  с предыдущим значением искомой величины. Если текущее значение искомой переменной обо- значить через X J, эначение, получаемое на выходе сумматора 5 через , то в накопителе 12 формируетс  величина:

К-Я к -9(14))

X; Х +VX .

1 1

где k - номер шага итерации, ,.., п (дл  рассматриваемой  чейки ).

VX

э(кн1 ,, .

. , M J где , . . . ,n, V X - приращение получаемое на выходе элемента И 15 в текущем шаге, Ф; элементы матрицы Ф,  вл ющейс  некоторым приближением обратной матрицы. На выходе сумматора 3 формируетс  величина

о„х. -Та- - , о i ,2,..,п.

Полученна  величина складьшаетс  с содержимым регистра 10, который хранит текущее рассогласование

- + t

г

5;+аХ . , ,2,...,n

К + 1

Рассогласование S; используетс  .дл  формировани  нового приращени 

vxt-.

Этот процесс описываетс  системой уравнений:

АХ

; . V

,S ) .

где P°(s ) - функци  выделени  m

разр дов с О по m в переменной S,

Х Х,...,Х - вектор неизвестны

- матрица коэффициентов исходной системы уравнений

А

Ф

- вспомогательна  матрицй.

S ь, ,Ь2, ...,Ьп -вектор

свободных чл нов.

За начальное приближение выбирают (). Ф в этом случае равно:

Ф А +А (Е-Л) ,

Х;„(Е-А) (Е+(Е-А) + ...+

+ (Е-А)2-)В , где Хд - начальны; ; вектор нев зки.

В регистрах 9; (,п; j l,n) хранитс  матрица коэффициентов D Е-А. Значени  коэффициентов, хранимых в первом столбце, поступают на схемы умножени  устройства, реализующего первое уравнение, второго столбца - второго уравнени  и т.д. Соответственно на вторые выходы умножителей поступают значени  стро матрицы Ф, т.е.

y ,,, dj, (j l,n)

Полученные произведени  суммируютс  на сумматоре и

Ф.

IC+I

.ф,..а-,-и,

1 г 1

Во втором шаге измен етс  расположение информации в блоке 9(, второй столбец передвигаетс  на место nepBOi o, третий - второго и т.д. и первый на место п-го.

Во втором шаге, формируетс  ;м Д. .к

Ф,

0+0,

. .j d,. Этот процесс продолжаетс  п шагов, что позвол ет определить все коэффициенты строки матрицы Ф:

Ф

где

км

fg

(-),

если

51 ) С - v-и о, если

25

Соответственно, во втором устройстве формируетс 

Z Ф-

djp+S, (Е-2),

40

45

50

30

где Р(2,1)п - означает, что J принимает последовательно значени -2,3, . . . , п, 1 .

На первом шаге происходит корректировка сначала элементов основной диагонали, во втором шаге - ближайшей боковой и первого элемента (п-1) строки, в третьем - следующей боковой диагонали и первого элемента (п-1)-и строки элемента и т.д., т.е. если Ф° Е+ (Е-А) , то

ф Е+(Е-А)+(Е-А) ; (Е-А)+(Е-А)+(Е-А) ;

Claims (1)

1. (Е -А) + . . . + (Е-А) Формула изобретени 

   Устройство дл  решени  систем алгебраических уравнений, содержащее с первой по п-ю группы из п умножителей , п накапливающих сумматоров экстраполированных значений, первую и вторую группы из п сумматоров, п резисторов нев зки, первые информационные входы умножителей с первой по п-ю групп  вл ютс  входами записи значений коэффициентов уравнений уст- ройства, выходы i-x умножителей (,1 1 ,2, . . .,п) с первой по п-ю групп подключены к информационным входам i-ro сумматора первой группы, выход

   5I

   которого подключен к первому информационному входу сумматора второй группы, выход которого подключен к входу i-ro регистра нев зки, выход которого подключен к второму информа ционному входу i-ro сумматора второй группы, отличающее с  тем, что, с целью повышени  скорости вычислений, оно содержит „с (п+ +1) ю по Зп группы по п умножителей,, третью и четвертую группы по и сумматоров , п регистровых блоков пам ти коэффициентов матрицы коррекции,ре- гистровьм блок пам ти коэффициентов уравнений, первую и вторую группы элементов И, п триггеров, дешифратор и счетчик, информационные вько- ды i-ro регистрового блока пам ти коэффициентов матрицы коррекции подключены к первым информационным входам i-x умножителей с (п+1)-й по , 2п-ю групп и к первым информационным входам умножителей с (2п+1)-й по 2п-ю групп, выходы.i-x умножителей-групп с (п+1)-)о по подключены к информационным входам i-ro сумматора третьей группы, выход которого подключен- к второму информационному входу i-ro умножител  i-й группы и к информационному входу соответствующего i-ro накапливающего сумматора экстраполированных значений , выход i-ro сумматора второй группы подключен к первому входу

   26427,6

   i-ro элемента И первой группы, второй вход которой подключен к выходу i-ro триггера, вход сигнала начала цикла подключен к информационным вхо- 5 дам триггеров и счетчика, вькод сигнала переполнени  которого подключен к управл ющим входам умножителей с (а+1)-ю по Зп-ю групп, информационные выходы счетчика подключены к

   10 входам дешифратора, i-й выход которого подключен к соответствующим управл ющим входам i-ro регистрового блока пам ти коэффициентов матрицы коррекции и к первым входам i-ro

   15 элемента И второй группы, второй вход которого подключен к входу управлени  режимом коррекции устройства , выход i-ro элемента И второй группы подключен к управл ющему вхо20 ДУ i-ro сумматора четвертой группы, информационные входы которого подключены к выходам i-x умножителей групп с (2п+1)-ю по Зп-ю, а выход - к информационным входам i-ro регист25 рового блока пам ти коэффициентов матрицы коррекции, выход i-ro элемента И первой группы подключен к вторым информационным входам i-x умножителей групп с ()-ю по 2п-ю

   30 и к информационным выходам устройства , второй информационный вход i-ro умножител  подключен к i-м выходам регистрового блока пам ти коэффициентов уравнений.

   Составитель В.Смирнов Редактор Е.Папп Техред И.Верес Корректор М.Пожо

   Заказ 2133/47 Тираж 671Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4