SU1062793A1 - Устройство дл управлени регенерацией информации в блоках пам ти - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИК В БЛОКАХ ПАМЯТИ, содержащее блок управлени  -втчик адресов строк, блок зада .. адресов строк, причем первый ВХОД блока управлени   вл етс  одним ВХОДОМ устройства, а первый ВЫХОД подключен к входу счетчика адресовстрок, выход которого соединен с первым ВХОДОМ блока задани  адресов строк, второй вход которого и ВЫХОД ЯВЛЯЮТСЯ соответственно другим ВХОДОМ и первым выходом устройства , отличающеес  тем, что, с целью упрощени  устройства, оно содержит первый и второй триггеры , злементы НЕ, И, И-НЕ, ИЛИ, причем единичньлй вход первого триггера подключен ко второму выходу блока управлени , а его нулевой выход соединен с первым входом элемента И и первым ВХОДОМ элемента ИЛИ ВЫХОД которого соединен с третьим . ВХОДОМ блока задани  адресов строк и вторым ВХОДОМ блока управлени  третий ВЫХОД которого соединен с нулевыми входами триггеров, -первый ВЫХОД блока управлени  подключен к единичному входу второго триггера, единичный ВЫХОД которого подключен (Л к единичному входу первого триггера и первому ВХОДУ элемента И-НЕ, выход которого соединен с пторьлм входом элемента ИЛИ, второй вход элемента И-НЕ подключен к выходу элемента НЕ, ВХОД которого  вл етс  управл ющим ВХОДОМ у :тройства и соединен со вторым ВХОДОМ элемента И, выход которого подключен к четвертому входу блока задани  адресов строк и  вл а: етс  вторым ВЫХОДОМ устройства. ОС ОС

Description

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в полупроводниковых ЗУ с динамическими запоминающими элементами.

Известно устройство дл  управлени  регенерацией информации в динамических ЗУ, содержащее адресный блок, дешифратор, элементы пам ти, элементы ИЛИ, НЕ, информатор,и блок управлени  fll.

В этом устройстве используетс  принцип слежени  за обращением ко всем строкам ЗУ. Цикл регенерации проводитс , если за период , где - допустимое врем  хранени  информации в ЗУ, хот  бы к одной строке не было обращени , При этом доступ внешних устройств к ЗУ на врем  всего цикла .регенерации запрещаетс .

Недостатком этого устройства  вл етс  его сложность и низкое быс родействие в св зи с удвоенной час тотой следовани  запросов на регенерацию . Врем  ожидани  конца регенерации в худшем случае может быть равно времени регенерации всей пам ти .

Известно другое устройство регенерации информации в блоках матричной пам ти, содержащее адресный блок, дешифратор строк, элементы пам ти, коммутатор, счетчик адреса регенерации, дешифратор адреса регенерации , блок синхронизирующих импульсов 2...

По одному запросу на регене- .рацию проводитс  цикл регенерации одной строки, если за последний период времени 2/3 Тцр к данной строк не было обращени , кажда  строка регенерируетс  с периодом 2/3 . Недостатком данного устройства  вл етс  необходимость большого количества элементов фиксации обращений .

Наиболее близким по технической

сущности к изобретению  вл етс  устройство дл  управлени  регенерацией информации в блоках динамической пам ти, содержащее блок управлени , счетчик адресов строк, первый блок задани  адресов строк, второй блок задани  адресов строк, дешифра;тор адреса строк, первые элементы И, элементы пам ти, вторые элементы И, элемент ИЛИ, шины адреса , причем первый входпервого блок задани  адресов строк подключен к адресным шинам, а второй - к первому выходу блока управлени , второй выход которого соединен с первыми входами элементов пам ти, выходы которых подключены соответственно к первым Входам первых элементов И, выходы которых через элеменш или соединены с входом блока, управлени

счетчик адреса строк соединен с блоком управлени  и третьими входами блоков задани  адресов строк, первый и второй входы второго блока задани  адресов строк соединены соответственно с выходом первого блока задани  адресов строк и третьим выходом блока управлени , а выход через дешифратор адреса строк, - со вторыми входами первых и вторых элементов И, причем первые входы втор ых элементов И подключены к четвертому выходу блока управлени , а выходы вторых элементов И соединены соответственно со вторыми входами элементов пам ти СЗТ.

Недостатком известного устройства  вл етс  его сложность. Количество запоминающих элементов, первых элементов И, вторых элементов И равно количеству адресов строк. Кроме того, дешифратор строк и схема ИЛИ очень громоздки.

Цель изобретени  - упрощение устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  управлени  регенерацией информации в блоках пам ти, содержащее блок управлени , счетчик адресов строк, .блок задани  адресов строк/причем первый вход блока управлени   вл етс  одним входом устройства, а первый выход подключен к входу счетчика адресов строк, выход которого соединен с первым входом блока задани  адресов строк, второй вход которого и выход  вл ютс  соответственно, другим входом и первым выходом устройства, введены первый и второй триггеры, элементы НЕ, И, И-НЕ, ИЛИ, причем единичный вход первого триггера подключен ко второму выходу блока управлени , а его нулевой выход соединен с первым входом элемента И и первым входом элемента ИЛИ, выход которого соединен с третьим входом блока задани  адресов строк и втоРЫГ4 входом блока управлени , третий выход которого соединен с нулевыми входами триггеров, первый выход блока управлени  подключен к единичному входу второго триггера, единичный выход которого подключен к единичному входу первого триггера и первом входу элемента И-НБ, выход которого соединен с вторым входом элемента ИЛИ, второй вход элемента И-НЕ подклчен к-выходу элемента НЕ, вход которого  вл етс  управл ющим входом устройства и соединен со вторым Ьходом элемента И, выход которого подключен к четвертому входу блока задани  адресов строк и  вл етс  вторы выходом устройства.

На фиг. 1 приведена схема предлагаемого устройства;на фиг. 2 - схема блока управлени . Устройство содержит блок 1 управлени , счетчик 2 адресов строк, блок 3 задани  адресов строк, причем первый вход 4 блока 1 управлени  вл етс  входом устройства, первый выход 5 блока, 1 управлени  подключен к входу, счетчика 2 адресов стр выход которого соединен с первым входом 6 блока 3 задани  адресов строк, второй вход 7 которого и вых 8  вл ютс  входом и выходом устрой ства. Устройство содержит также три геры запросов регенерации высокого приоритета 9, низкого приоритета 10, элементы НЕ 11,И 12,И-НЕ 13,ИЛИ 14 причем единичный вход триггера запросов регенерации высокого приоритета 9 подключен ко второму вытходу 15 блока 1 управлени , а его нулевой выход соединен с первым йхо дом элемента И 12 и через элемент ИЛИ 14 - с третьим входом 16 блока 3 задани  адресов строк и вторым входом 17 блока 1 управлени , трети выход 18 которого соединен с нулевыми входами триггеров запросов регенерации высокого приоритета 9 и низкого приоритета 10, единичный вход последнего подключен к первому выходу 5 блока 1 управлени , а единичный выход - к управл ющему входу триггера 9 запросов регенерации высокого приоритета и первому входу элемента И-НЕ 13, выход которого соединен с входом элемента ИЛИ 14, второй вход элемента И-НЕ 13 подклю чен к выходу элемента НЕ 11, вход 19 которого  вл етс  входом устройства и соединен со вторым входом элемента И 12, выход которого подключен к четвертому входу 20 бло:сп 3 задани  адресов строк и  в , .етс  выходом 21 устройства. Блок управлени  содержит циклический счетчик 22, элементы И 23-25 Выходы счетчика соединены с входами элементов И 23 и 24,.выходы которых  вл ютс  выходами 5 и 15 блока s iравлени . Вход счетчика соединен с Одним из входов элемента И 25 и  вл етс  входом 4 устройства. вход злее i 4та И 25 - вход 17, а выход его - выход 18 блока управлеУстройство работает следующим образом. I. Блок 1 управлени  принимает на вход 4 синхроимпульсы, которые поступают на вход циклического счетчика 22. На вылоде элементов И 23 и И 24 О X -РУотс  временные метки /шчала (элемент И 23) и конца { элемент И 24) интервала TJP/R, где J число строк в пал1 ти.в исходном со то нии триггеры 5 и 10 установлены в О. Сигнал запроса от внешних устройств поступает на вход 19 эле мента НЕ 11, пройд  через элемент И 12, передаетс  в процессор (выход 21) и устанавливает на входе 20 блока зсщани  адресов строк 3 потенциал , разрешающий подключение к ЗУ адресных шин внешних устройств (вход 7V. Содержимое счетчика 2, формирующего подлежащие регенерации адреса строк, мен етс  по сигналу с выхода 5 блока 1 управлени . Этот сигнал вырабатываетс  в начале каждого временного интервала и запоминаетс  в триггере запроса регенерации низкого приоритета 10. При отсутствии запроса внешних устройств на выходе элемента НЕ 11 высокий потенциал, и сигнал запроса регенерации низкого приоритета с единичного выхода триггера 10, пройд  элементы И-НЕ 13 и ИЛИ 14, поступают на вход 16 блока 3 задани  адресов строк. В результате адресные шины со входа 7 блока задани  адресов строк 3, подключаютс  к выходу 8, поступающему к ЗУ. Происходит регенераци  одной строки. Сигнал запроса регенерации передаетс  также на вход 17 блока 1 управлени , котогмлй формирует на выходе 18 сигнал, сбрасывающий триггер 10 в исходное состо ние. При наличии запроса от внешних устройств На выходе элемента НЕ 11 устанавливаетс  низкий потенциал и прохождение запроса регенерации низкого приоритета с триггера 10 блокируетс  элементом И-НЕ 13. Регенераци  задерживаетс  до отработки всех запросов внешних устройств к ЗУ. В конце интервала блок управлени  формирует сигнал, поступающий с выхода 15 на единичный вход триггера 9 запроса регенерации высокого приоритета. Если ввиду большой нагрузки на процессор запрос регенерации низкого приоритета к этому моменту не отработан (триггер 10 не сброшен, на единичном выходе его, а следовательно, и на управл ющем входе триггера высокий потенциал), триггер 9 запроса регенерации высокого приоритета устанавливаетс  в единичное состо ние, и происходит принудительна  регенераци  строки. Сигнал с нулевого выхода триггера 9 блокирует прохождение через элемент И 12 запросов от внешних устройств и через элемент ИЛИ 14 поступает на вход 16 блока 3 задани  адресов строк и на вход 17, блока 1 управлени , где используетс  дл  сброса триггеров 10 и 9 по выходу 18. Если к моменту по влени  сигнала на выходе 15 триггер 10 сброшен, триггер 9 остаетс  в нулевом состо нии . В начале следующего интервала Tjp№ содержимое счетчика 2 адеса строк увеличиваетс  на -едитницу , а в триггере 10 запоминаетс  запрос низкого приоритета следующей строки. Регенераци  производитс  последовательньом обходом всех строк за врем  . Таким образом, блок управлени  формирует временные метки запросов регенерации разного приоритета.. Запрос регенерации низкого приоритета проходит в интервалах между обращени ми внешних устройств и) Таким образом, вли ние запросов регенерации на эффективное быстродействие ЗУ сводитс  до минимума . Запрос регенерации высокого

приоритета, сопровождаемый задержкой основных обращений, происходит в случае, если процессор работает на пределе производительности.

Применение данного устройства позвол ет сократить оборудование управлени  регенерацией за счет исключени  элементов пам ти, дешифраторов , частично элементов И и ИЛИ. Например, при использовании элементов серии К155 объем .оборудовани  уменьшаетс  приблизительно на 130 корпусов.

Claims (1)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ В БЛОКАХ ПАМЯТИ, содержащее блок управления -'етчик адресов строк, блок зада- адресов строк , · причем первый вход блока управления является одним входом устройства, а первый выход подключен к входу счетчика адресовстрок, выход которого соединен с первым входом блока задания адресов строк, второй' вход которого и выход являются соответственно другим входом и первым выходом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит первый и второй триггеры, элементы НЕ, И, И-НЕ, ИЛИ, причем единичный вход первого триггера подключен ко второму выходу блока управления, а его нулевой выход соединен с первым входом элемента И и первым входом элемента ИЛИ выход которого соединен с третьим . входом блока задания адресов строк и вторым входом блока управления третий выход которого соединен с нулевыми входами триггеров, -первый выход 'блока управления подключен к единичному входу второго триггера, единичный выход которого подключен к единичному входу первого триггера и первому входу элемента И-НЕ, выход которого соединен с вторым входом элемента ИЛИ, второй вход элемента И-НЕ подключен к выходу элемента НЕ, вход которого является управляющим входом устройства и соединен со вторым входом элемента И, выход которого подключен к четвертому входу блока задания адресов строк и является вторым выходом устройства.

   £6ZZ9(H ” AS