SU394783A1 - Сумматор - Google Patents

Сумматор

Info

Publication number
SU394783A1
SU394783A1 SU1677312A SU1677312A SU394783A1 SU 394783 A1 SU394783 A1 SU 394783A1 SU 1677312 A SU1677312 A SU 1677312A SU 1677312 A SU1677312 A SU 1677312A SU 394783 A1 SU394783 A1 SU 394783A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counters
output
circuit
inputs
counter
Prior art date
Application number
SU1677312A
Other languages
English (en)
Inventor
В. Васильев Институт электродинамики Украинской ССР В.
Original Assignee
Автор изобретени
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Автор изобретени filed Critical Автор изобретени
Priority to SU1677312A priority Critical patent/SU394783A1/ru
Application granted granted Critical
Publication of SU394783A1 publication Critical patent/SU394783A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и может быть использовано при сложении чисел, величина которых задана количеством имиульсов.
Известны сумматоры, предназначенные дл  сложени  чисел, заданных количеством импульсов , основными элементами которых  вл ютс  счетчики артументов, примен емые дл  подсчета количества импульсов в каждом из чисел, причем сложение аргументов между собой производитс  последовательно счетчиком результата.
Известные сумматоры имеют тот недостаток,
что повысить их производительность МОЖНО
лишь повышением быстродействи  всех счетчиков , из которых состоит устройство.
Целью изобретени   вл етс  сокращение оборудовани  при высоком быстродействии.
Дл  достижени  этой цели схема устройства измен етс  таким образом, что выход генератора тактовых импульсов соединен с первым выходом одной из схем «И, к другому входу которой подключен иулевой выход одного из триггеров, причем к единичному входу этого триггера подсоединен выход счетчика регенерации , а выход этой схемы «И соединен со входами всех счетчиков аргумента и регенерации , а также через линии задержки подключен к шервым входам других схем «И, ко вторым входам этих схем присоединены нулевые
выходы триггеров, причем к единичным входам каждого из триггеров подключен один из счетчиков аргументов, а выходы этих схем «И соединены со входами схемы «ИЛИ, выход которой соединен со счетчиком результата. Схема устройства приведена на чертеже. Устройство состоит из счетчиков импульсов Л 2, которые соединены между собой входами и подключены к выходу генератора 3 импульсов опорной частоты через схему «И 4, котора  управл етс  пулевым выходом пускового триггера 5. Выход каждого из счетчиков /, 2 соединен с единичными входами соответствующих триггеров 5, 6. Выход схемы 4 соединен
также с лини ми задержки 7, выходы которых через схемы «И 8 и схему «ИЛИ 9 соединенъ1 со входом счетчика результата 10; управл ющие входы схем 8 соединены с нулевыми выходами триггеров 6.
Устройство работает следуюии1м образом.
В исходном состо нии в счетчшчи /, емкость которых равна yV, записаны числа Л-л,-, дополн ющие слагаемые л-,- до полной емкости счетчиков Л . Счетчики 10 и 2 наход тс  в нулевом состо нии. Триггеры 6 также наход тс  в нулевом состо нии, а триггер 5 - в единичном .
В некоторый момент времени на нулевой вход триггера 5 подаетс  пусковой импульс,
который устанавливает триггер 5 в нулевое состо ние . Этим открываетс  схема 4, через ко торую импульсы опорной частоты генератора 3 поступают в счетчики /, 2 и на линии задержки 7.
Длина линий задержки выбрана так, чтобы во временном интервале, равном периоду опорной частоты, получить серию импульсов, количество которых равно ко.тичеству счетчиков 1, а частота следовани  не превышает макснмальной рабочей частоты счетчика результата .
С выходов линий задержки 7 через схемы S импульсы поступают на схему 5, а с ее выхода - на счетчик результата W.
Люба  из схем 8 пропускает импульсы до момента заполнени  соотгзетствуюи;его ей счетчика, после этого сигналом переполнени  из счетчика триггер 6, соединенный с ним, устанавливаетс  в единичное состо ние и запрещает прохождение импульсов через соотвегствующую схему 4.
Последним заполнитс  счетчик 2, так как в исходном состо нии в нем записан .нуль; его заполнение вызовет переброс триггера 5 в единичное состо ние, следовательно, схема 4 окажетс  закрытой. К этому моменту в счетчике результата W будет подсчитана
п
сумма исходных чисел I-X,, где п - количестi l
во счетчиков /, т. к. на его вход поступило количество импульсов, равное сумме всех исходных чисел.
Далее необходимо восстановить исходное
состо ние устройства, после чего можно выпо .тн ть сложение следующей группы чисел.
Предмет изобретени 
Сумматор, содержащий генератор тактовых импульсов, счетчики аргументов, счетчики регенерации и результата, триггеры, схемы «И, «ИЛИ и линии задержки, отличающийс  тем, что, с целью сокращени  оборудовани , выход генератора тактовых импульсов соединен с первым выходом одной из схем «И, к другому входу которой подключен нулевой выход одного из триггеров, причем к единичному входу этого триггера нрисоединен выход счетчика регенерации, а выход этой схемы «И соединен со входами всех счетчиков ар|-ументов и регенерации, а также через линии задержки подключен к первым входам других схем «И, ко вторым входам этих схем присоединены нулевые выходы триггеров, причем к единичным входам каждого из триггеров нодключен один из счетчиков аргументов, а выходы этих схем «И соединены со входами схемы «ИЛИ, выход которой соединен со счетчиком результата.
SU1677312A 1971-07-01 1971-07-01 Сумматор SU394783A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1677312A SU394783A1 (ru) 1971-07-01 1971-07-01 Сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1677312A SU394783A1 (ru) 1971-07-01 1971-07-01 Сумматор

Publications (1)

Publication Number Publication Date
SU394783A1 true SU394783A1 (ru) 1973-08-22

Family

ID=20481600

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1677312A SU394783A1 (ru) 1971-07-01 1971-07-01 Сумматор

Country Status (1)

Country Link
SU (1) SU394783A1 (ru)

Similar Documents

Publication Publication Date Title
US3395400A (en) Serial to parallel data converter
US3212010A (en) Increasing frequency pulse generator for indicating predetermined time intervals by the number of output pulses
SU394783A1 (ru) Сумматор
US3725791A (en) Divider circuits
GB1454531A (en) Frequency comparison circuit arrangements
GB1363707A (en) Synchronous buffer unit
SU437061A1 (ru) Генератор цепеей маркова
SU1341634A1 (ru) Генератор импульсов со случайной длительностью
SU1569994A1 (ru) Масштабный преобразователь кодов
SU392494A1 (ru) I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA
GB785568A (en) Improvements in or relating to frequency divider circuits
SU370604A1 (ru) УСТРОЙСТВО дл СРАВНЕНИЯ СЛЕДУЮЩИХ ДРУГ ЗА ДРУГОМ ЧИСЕЛ
SU781801A1 (ru) Формирователь импульсов,сдвинутых во времени
SU395989A1 (ru) Накапливающий двоичный счетчик
SU1622926A2 (ru) Формирователь временных интервалов
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU1116524A1 (ru) Генератор случайных сигналов
SU924704A1 (ru) Устройство дл возведени в куб
SU525116A1 (ru) Частотный интегратор
SU439922A1 (ru) Логическа схема
SU871314A2 (ru) Дискретный согласованный фильтр
SU511722A1 (ru) Распределитель импульсов
SU495658A1 (ru) Генератор функций уолша
SU441561A1 (ru) Устройство дл делени количества последовательных импульсов