ниэации ввода комбинированной коррекции , вторые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом третьего
элемента ИЛИ, а выходы - с соответствующими входами шестого элемента ИЛИ , выход которого вл етс выходом блока синхронного ввода комбинирован ной коррекции.
Изобретение относитс к вычислительной технике и может- быть исполь зовано в специализированных вычислительных устройствах, работающих в реальном масштабе времени. Известно устройство дл вычитани двоично-дес тичных кодов времени, которое содержит блоки вычитани ко дов дес тых долей секунд, единиц секунд, дес тков секунд, единиц минут , дес тков , единиц часрв и дес тков часов, причем выход заема каждого из этих блоков вычитани подключен к входу заема последующего блока. Это устройство осуществл . ет операцию вычитани кодов заданно и текущего времени, представленных в двоичнотдес тичном коде. В устрой стве. использован параллельный спосо обработки информации, когда операци вычитани каждого двоично-дес тичного разр да кодов осуществл етс с помощью отдельного блока вычитани Недостатком этого устройства вл етс сложность конструкций. Наиболее близким к изобретению вл етс устройство дл вычитани довично-дес тичных кодов, которое содержит первый и второй одноразр д ные .сумматоры, входной формировател инверсного кода, блок анализа резуль тата сложени , блок коррекции и выходной формирователь инверсного код с соответствующими .св з ми. Блок . коррекции содержит элементы И и ИЛИ и регистр сдвига, обеспечивающие формирование корректирующего кода дл правильного выполнени операций вычитани (или сложени ) при переполнении кода в тетрадах. Устройств может испольоватьс дл выполнени операций вычитани и сложени над . числами, представленными двоично-дес тичными кодами 2J . . Однако известное устройство не позвол ет производить операцию вычитани двоично-дес тичных кодов времени , так как этот код вл етрй комбинированным , где нар ду с кодом тетрад (разр ды единиц, дес тков, сотен мил11исекунд и разр ды единиц секунд,минут и часов)имеет место код трисщ (разр ды дес тков секунд и минут ) , дл правильного выполнени операций вычитани которых требусгтс корректирующий код,- отличный от кода коррекции тетрад. Кромеч того, дл выполне-ни только операций вычитани известное устройство обло1дае.т некоторой избыточностью функциональных-элементов, так как использование , одноразр дных двоичных вычитат.елей, которые по структуре аналогичны одноразр днЕлм- двоичным . сумматорам, позвол ет исключить блоки формировани инверсии на входе и выходе устройства. . Цель изобретени - расширение функциональных возможностей устройства дл вычитани двоично-дес тичных кодов путем вычитгши кодов времени . Указанна цель достигаетс тем, что устр.ойство .дл вычитани двоично-дес тичных кодов,содержащее первый и второй одноразр дные двоичные вычитатели, регистр промежуточной разности, триггер, элементы И и элементы задержки, первый и .второй, входы Первого о/1Норазр дногО двоичного вычитател соединены с шинами перЬого и второго операндов устройства соответственно , выход разности первого одноразр дного двоичного вычитател соединен с входом регистра промежуточной разности, выход которого под-, ключен к первому входу второго одноразр дного двоичного вычитател ,выход заема первого одноразр дного .двоичного вычитател через первый злеАент задержки подключен к третьему входу того же одноразр дного двоичного вычитател и первому входу первого элемента И,, второй вход которо- . го соединен.с первой шиной синхронизации устройства, а выход п.одключен к единичному входу триггера, нулевой вход KOTOpojo соединен с второй шиной синхронизации устройства, единичный выход триггера подключен к первому входу второго элемента И, выход которого соединен с вторым .входом второго одноразр дного двоичного вычитател , выход разности которого соединен с выходной шиной устройства, а выход заема через второй элемент задержки соединен с третьим входом того же одноразр дного двоичного вычитател , содержит блок синхронного ввода комбинированной коррекции. вход которого соединен с третьей синхронизации устройства, а выход подключен к второму входу ВТОрого элемента И, причем блок синхрон ного ввода комбинированной коррекций содержит четырехразр дный регистр сдвига, четырехразр дн ый двоичный счетчик, преобразователь двоичного . кода в дес тичный, элементы И и ИЛИ, причем первый вход первого элементаИЛИ соединен с входом блока синхрон- ного.ввода комбинированной коррекции - второй вход первого элемента ИЛИ сое динен с выходом старшего разр да четырехразр дного регистра сдвига, пер вым входом второго элемента ИЛИ и входом четырехразр дного двоичного счетчика, выход первого элемента ИЛИ соединен с входом четырехразр дного регистра сдвига, выход, второго разр да которого соединен с вторьил входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, выход третьего разр да четырехразр дного регистра сдвига соединен с вторым / входом третьего элемента ИЛИ, выходы разр дов четырехразр дного двоичного счетчика соединены с соответствую щими входами преобразовате.л двоичного кода в дес тичный, выход старшего разр да которого соединен с шинами сброса четырехразр дного регист ра сдвига и четырехразр дного двои 1ного счетчика, входы четвертого и пи того элементов ИЛИ соединены с выходами соответствующих разр дов преобразовател двоичного кода в дес тичный , выходы четвертого и п того элементов ИЛИ подключены к первым входам соответственно первого и второго элементов И блока синхронного ввода комбинированнрй коррекции, BIO рые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом третьего элемента ИЛИ, а выходы - с соответствующими входами шестого элемента ИЛИ,выход ко- : торого вл етс выходом блока синхронного . ввода комбинированной коррекции . Код времени не вл етс чисто ДВО . ично-дес тичным кодом, так как ду с разр дами тетрад (разр ды ниц) в нем имеют место разр ды триаД (разр ды дес тков секунд и минут) и разр д диады (разр д дес тков .часов) Устройство дл вычитани таких кодов должно обеспечивать нар ду с корреКг цией кодов тетрад коррекцию кодов триад. Коррекци кода дигшы не требуетс , так как переполйени в разр де дее ткоц часов происходить«не может. . Так как при заеме .из старшего дес тичного разр да в действительности вместо переноситс число промежуточный результат вычитани триад до.лжен быть скорректирован ( исправлен) путем вычитани из него числа (в двоичном коде 1010). На чертеже представлена функциональна схема предлагаемого- устройства . . .- . Устройство дл вычитани двоичнодес тичных кодов содержит шину 1 уменьшаемого и шину 2 вычитаемого, которые подключены к соответствующим входам первого одноразр дного двоичного вычитател 3. Выход разности вычитател 3 через четырехразр дный регистр 4 сдвига соединен с входом уменьшаемого второго одноразр дного вычитател - 5, а выход заема РК соединен G входом РК- того же вычитател через элемент 6 задержки. Блок анализа результата включает элементы И 7 8 и триггер 9. Первый и второй входы элемента И 7 соединены соответственно с выходом заема Р, вычитател 3 и шиной 10 синхронизации , а выход - с единичным входом тригге;ра 9. Нулевой вход триггера 9 соединен с шиной 11 синхронизации. Единичный выход триггера 9 соединен с первым входом элемента И 8, второй вход которой соединен с выходом блока 12 синхронного ввода комбинированной коррекции. Выход элемента И 8 соединен с входом вычитаемого вычитател 5, выход Рц заема которого через элемент 13 .соединен с входом РК, того же вычитател , а выход 14 разности W|( вл етс выходом устройства . Вход блока .12 соединен с шиной 15 синхронизации. Блок 12 синхронного ввода комбинированной коррекции- содержит элемент ИЛИ 16, первый вход которого соединен с шиной 15 синхронизации. Выход элемента ИЛИ 16 подключен к входу четырехразр дного регистра 17 сдвига. Выход второго разр да регистра 17 сдвига соединен с первыми входами элементов ИЛИ 18 и 19. Выход третьего разр да регистра 17 соединен с вторым входом элемента 18 ИЛИ. Выход последнего четвертого разр да регистра 17 соединен с вторыми входами элементов ИЛИ 15 и 19 .и счетным входом четырехразр дного двоичного счетчика 20. Выходы первого, второго, третьего и четвертого разр дов счетчика 20 подключены к. соответствующим входам преобразовател 21 двоичнот о кода в дес тичный, выход старшего разр да которого соединен с входами Сброс регистра 17 и счетчика 20. Входы элемента ИЛИ 22 формировани сигнала ввода коррекции тетрад и входы элемента ИЛИ 23 формировани сигнала ввода коррекции триад соединены с соответствующими выходами преобразовател 21. Выходы элементов ИЛИ 18 и 22 соединены соответственно с первым и вторым входами элемента И 24. Выходы элементов ИЛИ .19 и 23 сое динены соответственно с первым и вт рым входами элемента И 25. Первый и второй входы элемента ИЛИ 26 подклю чены соответственно с выходам элеме тов И 24 и 25, а выход элемента ИЛИ 26 соединен с вторым входом элемента И 8 блока анализа результата. Устройство работает следующим об разом. С началом операции вычитани по шинам 1 и 2 на вход вычитател 3 на чинают поступать коды младших тетрад уменьшаемого и вычитаемого младшими разр дами вперед. На выходе вычитате л формируетс промежуточна разнос заем Р по правилу двоичного вы читани . Операци последовательного вычитани одного дес тичного разр да кодов осуществл етс в течение четырех тактовых импульсов, по окончании которых промежуточна разность оказываетс записанной в регистре 4 (поступление тактовых импульсов на регистр 4 не показано). Промежуточна разность задерживаетс -в регистре 4 с целью определени необходимости её коррекции. Необходимость проведени коррекции вы вл етс элементами 7-9 Через каждые четыре тактовых импульс по шинам 10 и 11 соответственно поступают синхросигналы Т и Т, приче первым поступает сигнал Т(, который устанавливает триггер 9 в исходное состо ние, а затем поступает сигнал Т2, с помощью которого вы вл етс заем из следующего дес тичного разр да (в дальнейшем такой заем мы будем называть межразр дным). При наличии межразр дного заема сигнал Т через элемент.И 7 устанавливает триггер 9 в состо ние . Таким образом, к моме.нту поступлени следующих четырех тактовых импульсов элемент И 8 оказываетс открытым, что обеспечивает в дальнейшем одновременное поступление на входы уменьшаемого вычитател 5 кода промежуточной разнос ти из регистра 4 и кода.коррекции из блока 12 соответственно. Вычитатель 5 выполн ет операцию вычитани этих кодов и на его выходе W формируетс правильна разность. Если в мрмент поступлени сигна .ла Tj межразр дный заем отсутствует, код коррекции на вход вычитаемого не поступает и код из регистра 4 проходит на выход 14 вычитател 5 без изменени . Блок 12 синхронного ввода комбинированной коррекции отслеживает поступление дес тичных разр дов на первый вычитатель 3 и вырабатывает соответствующие коды коррекции. Работа блока 13 начинаетс с момента поступлени на его вход по шине 15 синхроимпульса, врем прихода которого совпадает с началом операции вычитани . Синхроимпульс, пройд элемент ИЛИ 15, записывает i в четырехразр дный регистр 16 сдвига, который работает от тех же тактовых импульсов, что и регистр 4. Регистр 17 закольцован через второй вход элемента ИЛИ 15, что обеспечивает одно обращение в регистре за четыре тактовых импульса, т.е. за врем вычитани одного дес тичного разр да кодов. Счетчик 20 считает количество обращений i в регистре 17, а преобразователь 21 преобра- зовывает его показани в позиционный дес тичньгй код. Таким образом, момент по влени сигнала на выходных шинах преобразовател 21 совпадает с моментом окончани операции- вычитани определенных дес тичных разр дов кодов времени в вычитателе 3. Например, при вычитании кодов времени, состо щих из- шести дес тичных разр дов (единицы и дес тки секунд, единицы и дес тки минут, единицы и дес тки часов), по вление сигнала на первом выходе преобразовател 21 соответствует моменту окончани операции вычитани разр дов единиц секунд, по вление сигнала на втором выходе - моменту окончани операции вычитани разр дов дес тков секунд и т.д. По вление сигнала на шестом выходе преобразовател 21 соответствует окончанию операции вычитани разр дов дес тков часов. Выходы преобразовател , соответствующие дес тичным разр дам тетрад, подключены к соответствующим входам элемента ИЛИ 22, а выходы, соответствующие дес тичным разр дам триад, к соответствующим входам элемента ИЛИ 23. Дл приведенного примера к элементу ИЛИ 22. подключаетс первый, третий и п тый выходь преобразовател 21,а к элементу ИЛИ 23 - второй и четвертый выходы преобразовател 21. Коды коррекции тетрад - ОНО - и коды коррекции триад - 1010 - формируютс в каждом цикле обращени i в регистре 17 и соответственно на выходах элементов ИЛИ 18 и 19. Дл подготовки блока 12 к новому циклу вычитани сигнал с последнего выхода преобразовател 21 (дл рассмотренного примера это сигнал с шестого выхода) осуществл ет установку в исходное положение (в О) регистра 17 и счетчика 20. Предлагаемое устройство может быть использовано дл вычитани кодов времени, имеющих большую разр дность. В этом случае могут быть изменены только св зи между выходами преобразовател 21 и элементов ИЛИ 22 и 23. По сравнению с известным предлагаемое устройство позвол ет значительно сократить объем оборудовани , и повысить эксплуатационную надежность . В этом случае вместо N двоичных вычитателей и узлов коррекции (где N - сумма всех двоичных разр дов в коде времени), имеющих место в известном устройстве, в предлагаемом устройстве используетс только два двоичных вычитател и один блок синхронного ввода комбинированной коррекции . Такое сокращение количества функциональных элементов позвол ет существенно повысить информативность и безотказность устройства,. По сравнению с известным предлагаемое устройство обладает большими функциональными возможност ми благодар осуществлению операции вычитани кодов времени.