SU1001177A1 - Устройство дл переадресации информации - Google Patents

Description

Изобретение относитс  к вычислительной технике, а именно к запоми- наюищм устройствам .на цилиндрических магнитных доменах (ЦМД), и может быть использовано дл  переадресации информации в ЦМД-кристалл ах, имекицих дефектные регистры хранени .

Известно устройство переадресации, информации, jцeйcтвиe которого основано на взаимном отталкивании двух доменов , один из которых  вл етс  записываемлм , а другой служит в качестве метки годности дл  регистра хранени 

Недостатком этого устройства  вл етс  низка  надежность из-за слабого .электростатического взаимодействи  доменов.

: Наиболее близкой к предлагаемой по технической сущности  вл етс  система пам ти с дефектными регистрами, содержаща  блок репрограммируемой пам ти , первый и второй регистры, первый и второй счетчики, логические блоки, входной коммутатор, и позвол юща  обходить дефектные регистры храт нени  в ЦМД-кристсШлах 2..

Недостатком данного устройства  вл етс  болыыа  аппаратурна  избыточность , котора  св зана с использова-;

нием устройства дл  переадресации информации в ЦМД-кристаллах с такой организацией, котора  не предусматрис вает возможность копировани  доменов при считывании. Это приводит к необходимости перезаписывать только, что считанную из регистров хранени  и переданную в регистр ввода-вывода инjO формацию, что св зано с большими временными затрат ами.

В насто щее врем  серийно выпускаютс  ЦМД-кристаллы с блочным копированием , что позвол ет исключить про15 цедуру перезаписи за счет расщеплени  домена при его переходе из регистра хранени  в регистр ввода-вывода. В результате один домен остаетс  в регистре , а другой по регистру ввода20 вывода передаетс  к датчику считывани . Наличие переключателей-репликаторов в ЦМД-кристалле позвол ет значительно уменьшить аппаратурные затраты на организацию переадресации 25 информации в запоминающих устройствах на ЦМД и, как следствие, уменьшить их стоимость, габариты, потребление энергии, увеличить нгщежность. Цель изобретени  - упрощение уст30 ройства за счет уменьшени  числа

счетчиков и регистров и иной органи , эации процесса выборки информации.

Указанна  цель достигаетс  тем, что устройство дл  переадресации информации , содержащее блок регфограммируемой пам ти, выходы которого соединены с входами первого регистра, (счетчик, выходы которого соединены с входами первой группы логичечзкого Ълойа, а входы счетчика соединены с входами второй группы логического блока, входы третьей группы которого соединены с выходами входного коммутатора , входы первой, группы которого  вл ютс  первыми информационными входами устройства, входы второй и третьей групп входного коммутатора соединены соответственно с первой и второй управл ющими шинами, выходы ; логического блока соединены с входами первой группы второго регистра, входы второй группы которого соединены с третьей управл ющей шиной, а выходы первой группы второго регистра соединены с входами четвертой группы логического блока, дополнительно содержит выходной коммутатор, входы первой группы которого соединены с выходами второй группы второго регистра, входы второй и третьей группы выходного коммутатора соединены соответственно с первыми и вто-. рыми управл ющими шинами, входы п той и шестой групп логического блока соединены соответственно с первыми и вторыми управл ющилш шинами, входы четвертой группы входного коммутатора  вл ютс  вторым информационным входом устройства, выходы первого регистра соединены с входами счетчика, первый и второй выходы выходного коммутатора  вл ютс  соответственно первым и вторым информационными выходами устройства.

На фиг.1 представлена функциональна  схема предлагаемого устройства, на фиг.2 - функциональна  схема логического блока устройства с вторым регистром дл  случа , когда ЦМД-кристалл содержит три дефектных регистра хранени .

Устройство содержит блок 1 репрограммируемой пам ти, первый регистр 2, счетчик 3, логический блок 4, второй регистр 5, входной коммутатор 6, выходной коммутатор 7, управл ющие шины 8-10, информационные входы 11 и 12, информационные выходы 13 и 14, выходы первого регистра 15, выходы 16 счетчика, выходы 17 входного коммутатора , втора  группа выходов 18 регистра 5.

При этом выходы блока 1 репрограммируемой пам ти соединены с входами регистра 2, выходы 16 счетчика 3 соединены с входами первой группы логи .ческого блока 4, а входы счетчика 3

соединены с входами второй группы лотического блока 4, входы третьей группы которого соединены с выходами 17 входного коммутатора б, входы первой группы которого  вл ютс  первыми информационными входами 11 устг ройства, входы второй и третьей груп входного коммутатора 6 соединены соответственно с первой 8 и второй 9 управл ющими шинами, выходы логического блока 4 соединены с входами первой группы регистра 5, входы второй группы которого соединены с третьей управл ющей шиной 10, а выходы первой группы регистра 5 соединены с входами четвертой группы логического блока 4, входы первой группы выходного коммутатора 7 соединены с iвыходами 18 второй группы регистра 5, входы второй и третьей групп выходного коммутатора 7 соединены соответственно с первой 8 и второй 9 управл ющими шинами, входы п той и шестой групп логического блока 4 соединены соответственно с первой 8 и -второй 9 управл ющими шинами, входы четвертой группы входного коммутатора 6  вл ютс  вторым информационны входом 12 устройства, выходы регистр 2 соединены с входами счетчика 3,первый и второй выходы выходного коммутатора 7  вл ютс  соответственно первым 13 и вторым 14 информационными выходами устройства.

Схема (фиг.2) содержит четыре D-триггера 19-22, cxetm И-НЕ 23-43. Выходы 16 счетчика 3 обозначены: 44, 45, 47, 49 - пр мые выходы первого, второго, третьего и четвертого разр дов , а 46, 48, 50 - инверсные выходы второго, третьего и четвертого разр дов. Выходы регистра 2 обозначены: 51 - пр мой, 52 -г инверсный.

Устройство дл  переадресации информации ,  вл ющеес  частью запоминающего -устройства на ЦМД, работает следующим образом. Т

Информационна  последовательность поступающа  от контролера ЦМД ЗУ дл  .записи до подачи ее в доменный генератор (откуда домены по регистру ввода-вывода передаютс  в регистры хранени ) попадает в устройство дл  переадресации, где разбавл етс  нул ми в тех позици х, которые должны быть записаны в дефектные регистры хранени . В результате информацион-ные разр ды записываютс  только в годные регистры хранени . При считывании доменный поток, передаваемый из регистров хранени  по регистриру ввода-вывода, после прохождени  через , датчик считывани  снова поступае в устройство дл  переадресации информации , где происходит исключение нулей , соответствующих дефектным регистрам хранени . Таким образом, на выходе ЦМД ЗУ. имеетс  исходна  информационна  поо ледовательность. Информаци  о годности регистров хранени  поступает от блока репрограммируемой пам ти. Если ЦМД ЗУ содержит три дефектных регистра хранени , то информаци  0годности каждого из регистров хранени  ЦМД-кристалла хранитс  в блоке 1репрограммируемой пам ти, а считанна  из него информаци  поступает на регистр 2. Каждый разр д этого, регистра соответствует одному регист ру хранени , причем наличие единицы в любом из разр дов означает, что сответствующий этому-разр ду регистр хранени  дефектен. Если необходимо записать информационную последовательность afecde а второй, четвертый и п тый регистры хранени  дефект ны, то на выходе устройства, следовательно , должна быть получена последовательность а ObOOcde . До начала подачи синхроимпульсов (СИ) по управл ющей шине 10 первый разр д счетчика 3 устанавливаетс  в единицу ;Содержимое счетчика 3 мен етс  в зависимости от информгщии, поступающей с регистра 2, так, что кажда  пришед ша  единица сдвигает содержикюе счет чика на один разр д. Дл  N дефектных регистров необходим ( N ц. О разр дный счетчик. В рассматриваемом случае че тыре пр мых и три инверсных ( кроме первого разр да) выхода четырехразр дного счетчика 3 выведены шиной 16. При подаче сигнала записи по управл ющей шине 8 информационный поток abode г переданныйпо первому информационному входу 11, через вход ной коммутатор 6 по шине 17 поступает на логический блок 4, Первый СИ сдвигает содержимое регистра 2 на один разр д. Поскольку содержимое этого разр да соответствует первому регистру хранени  (а он  вл етс  год ным) , то произведенный сдвиг не изменит содержимого счетчика 3, первый разр д которого по-прежнему будет в состо нии 1, На первом такте бит d по шине 17 поступает на элементы И-НЕ 26, 27, 32, 33, 38, 39, 42, 43. Поскольку сигнал записи подан только на элемен ты 27, .33, 39, 43, а сигнал с выхода счетчика 3 открывает только элемент 27, то бита через элемент И-НЕ 23 записываетс  в первый 0-триггер-19 регистра,5. Так как доначала работы устройства триггеры 20-22 находились в состо нии О, то элементы 25, 29, 31, 35, 37, 41 будут закрыты, и, следовательно , не окажут вли ни  на запись информации в триггер 19. Доменный генератор, формирующий доменный поток в соответствии с поступающей на него информационной поб ледовательностью, начинает по второму СИ. На втором такте в схе-ме ПРОИСХОДЯТ следующие изменени : . содержимое регистра- 2 сдвигаетс  на один разр д, поскольку этот разр д соответствует второму регистру хранени , а он дефектен, то производственный сдвиг измен ет состо ние счетчика 3 и единица по вл етс  уже на др мом выходе 45 второго разр да счетчика, что приводит к.тому, что изэлементов 26, 27, 32, 33, 36, 39, 42, 43 открыт будет только элемент 33 измен етс  состо ние 0-триггера 191 из состо ни  О он переключаетс  в состо ние О,поскольку на втором такте поступление на него новой информации через элемент 27 по шине 17 и через элемент 25 с триггера 20 запрещено (элемент 25 закрыт сигналом с инверсного выхода 52 регистра 2); в 20 через элемент 33 записываетс  бит b. Таким образом, содержимое регистра 5 на втором такте составит ОЪОО , а бит а по шине 18 через выходной коммутатор 7 и первому информационному выходу 13 передаетс  к доменному генератору дл  записи в первый регистр хранени  ЦМД-кристалла. На третьем такте: содержимое счетчика 3 не измен етс , так как третий разр д регистра f. соответствует бездефектному регистру хранени , а следовательно, из элементов 27, 33, 39, 43 открыт только элемент 33; триггер 19 из состо ни  О пере-, ключаетс  в состо ние , так как сигнал с инверсного выхода 52 регистра 2 разрешает перезапись содержимого, триггера 20 через элемент 25 в триггер 19 J триггер 20 из состо ни  Ь переходит в состо ние о , запись новой информации разрешена через элементы 33 и 28. В результате содержимое тррРггера составл ет ЪсОО / а ноль с выхода триггера 19 по шине 18 через KONwyтатор 7 и первому информационному выходу 13 псютупает на до.менный генератор дл  записи во второй дефект- ; ный регистр, т.е. имеетс  аСуЬсООНа четвертом такте:. . содержимое счетчика 3 измен етс  и единица по вл етс  на пр мом выходе 47 третьего разр да счетчика, так как четвертый разр д регистра 2 соответствует четвертому дефектному регистру хранени ; в результате информацию дл  записи из элементов 27, 33, 39, 43 может прин ть только элемент 39}..триггер 19 из состо ни  о переключаетс  в состо ние О, так как поступление разр да С запрещено сигнаом с инверсного выхода 52 региста 2 ;I

триггер 20 не измен ет своего осто ни , так как информаци  переаписываетс  в него через элемент 9, который управл етс  сигналом с р мого выхода 51 регистра 2;

в триггер 21 через элемент 39 и 34 по шине 17 поступает бит d .

Таким образом, после четвертого И имеют ООЪ/Ос О .

На п том такте: ;

содержимое счетчика 3 измен етс , диница по вл етс  на пр мом выходе 45 четвертого разр да счетчика, так как п тый разр д регистра 2 соответ- 15 ствует дефектному регистру хранени / в результате дл  приема новой инфорации по шине 17 открыт только элемент 43;

триггер 19 остаетс  в состо нии 20 О, так как на него не поступает ни информаци  по шине 17 через элемент 27, ни информаци  с триггера 20, i так как она закрыта сигналом с .инверсного выхода 52 регистра 2, 25

триггеры 20 и 21 не измен ют своего состо ни : в триггер 20 перезаписываетс  Ъ через элемент 29, а в триггер 21 - С через элемент 35, что разрешено сигналом с пр мого выхода JQ 51 регистра 2;

в триггер 22 записываетс  бит © через элементы 43 и 40.

Таким образом, имеют aObO/D.cde .

Начина  с шестого такта, регистр -. 5 йачинает работать как обычный сдвиговый регистр. Св зь триггеров 19-22 осуществл етс  через элементы 25, 31, 37, на которые подан разрешающий сигнал . Все остальные информационные разр ды, следующие за G , записыва- ютс  в триггер 22 по шине 17 через элементы 43 и 40.

При подаче по второй управл ющей Шине 9 сигнала чтени  на выход 17 коммутатора 6 поступает информаци  по 45 второму информационному входу 12, соединенному с датчиком считывани , который принимает информацию с регистров хранени  ЦМД-кристалла qobOOcde .50

: До начала чтени  первый разр д счетчика 3, так же, как и в случае записи, устанавливаетс  в единицу, и производитс  обращение к блоку 1 репрограммируемой пам ти дл  передачи 55 в регистр 2 информации о состо нии регистров хранени .

При чтении информации сдвиг рё- . гистра хранени  карты годности начинаетс  по второму СИ.

На первом такте информационный разр д Q поступает по шине 17 на элементы 26, 32, 38, 42, ко так как разрешающий сигнал с пр мого выхода 44 первого разр да счетчика 3 подан 5

только на элемент 42, тос( через элемент 42 и 40, поступает на запись в триггер 22. Состо ние триггеров 19-21 не измен етс , поскольку исходное , состо ние регистра 5-0000. На втором такте происходит перезапись содержимого триггера 22 в триггер 21 через элементы 36 и 34 по разрешающему сигналу с инверсного выхода 46 второго разр да счетчика 3 (его содержимое при сдвиге регистра 2 не измен етс , так как первый разр д этого регистра соответствует первому регистру хранени , а он бездефектен). Очередной бит О по шине 17 записываетс  через элементы 43 и 40 в триггер 22. Таким образом, в регистре 5 имеют 0000.

На третьем такте второй разр д регистра 2 мен ет содержимое счетчика 3, единица по вл етс  на пр мом выходе его второго разр да. Этот сигнал открывает элемент 38, и пришедший по шине 17 информационный разр д из третьего регистра хранени  t) записываетс  в триггер 21.Содержимое триггера 21 перписываетс  через элементы 30 и 28 по разрешающему сигналу с инверсного выхода 48 третьего разр да счетчика 3 в триггер 20. Перезапись информации из триггера 22 в триггер 21 запрещена сигналом с инверсного выхода 46 второго разр да счетчика 3. В результате к концу третьего такта в регистре р имеют Оа b О .

На четвёртом такте содержимое счетчика 3 не измен етс , так как третьему разр ду регистра 2 соответствует .бездефектный третий регистр хранени . Следовательно, разрешающий сигнал с пр мого выхода 45 второго разр да счетчика 3.открывает элемент 38, и очередной бит информационного потока О по шине 17 через элементы 38, 34 записываетс  в триггер 21. Разрешающие сигналы с инверсных выходов 48, 50 третьего и четвертого разр дов счетчика 3 обеспечивают перезапись информации из триггеров 21 и 20 в триггерах 20 и 19 соответственно . Таким образом, в регистре 5 имеют аЬ 00 .

Начина  с п того такта, на информационном выходе 14, соединенном с устройством управлени  запоминающего устройства, по вл етс  считываема  информационна  последовательность . Выход 14 через выходной коммутатор 7 соединен с выходом 18 регистра 5. Коммутаци  считанной информации на выход 14 происходит при подаче сигнала по второй управл ющей шине 9..

Claims (2)

1. На п том такте происходит изменение содержимого счетчика 3 за счет единицы в четвертом разр де регистра 2, в результате на пр мом выходе 47 третьего разр да счетчика 3, по вл етс  единица котора  открывает элемент 32, и очередной бит информацион ной последовательности О по шине 17 через элементы 32 и 28 записываетс  в триггер 20. Информаци  триггера 20Ь через элементы 24, 23 записываетс  по разрешающему сигналу с инверсного выхода 50 четвертого разр да счетчика 3 в триггер 19, а бита по шине 18 через выходной коммутатор 7 поступает на второй информационный выход 14, В результате содержимое регистра 5составл ета/foOO На шестом такте снова мен етс  со держимое счетчика 3, так как п тый разр д регистра 2 соответствует п то му дефектному регистру хранени . На пр мом выходе 49 четвертого разр да счетчика по вл етс  1, котора  открывает элемент 26, и очередной бит информационной последовательности записываетс :, через элементы 26 и 23 в триггер 19. Начина  с этого момента , все последующие информационные биты записываютс  в триггер 19, а на его выходе формируетс  выходна  информационна  последовательность. В результате в устройство управлени  передаетс  информационна  последовательность cifecde V Предлагаемое, устройство позвол ет уменьшить аппаратурные затраты при трех дефектных регистрах на 25%, дл  дес ти - на 15%. Произвед  оценку ап паратурных затрат при трех дефектных регистрах хранени  при реализации .устройства-прототипа на элементах се рии К155 (К133), получают два четырехразр дных счетчика (2 корпуса), два четырехразр дных регистра на D-триггерах (4 корпуса), задержку на три такта, реализованную на D-тригге рах (2 корпуса), 26 элементов 2И-НЕ, включа  коммутатор (8 корпусов), два элемента ЗИ-НЕ {1 корпус). Итого 17 корпусов. Реализу  предлагаемое устроиство на элементах той же серии, получают четырехразр дный счетчик (1 корпус), четырехразр дный триггер на О-триггерах (2 корпуса), 6 элементов 2И-НЕ (дл  коммутаторов) (2 корпуса), 18 элементов ЗИ-НЕ (6 корпусов ), два элемента 8И-НЕ и один 4И-НЕ (1 корпус). Итого 13 корпусов.. Как следствие уменьшени  аппаратурных затрат, уменьшаетс  потребление энергии, габариты устройства, число па ных соединений. Надежность устройства повышаетс , стоимость уменьшаетс . Формула изобретений Устройство дл  переадресации информации , содержащее блок репрограммируемой пам ти, выходы которого соединены с входами первого регистра, счетчика, выходы которого соединены с входами первой группы логического Ьлока, а входы счетчика соединены с ; входами второй группы логичэского блока, входы третьей группы которого соединены с выходами входного коммутатора , входы первой 1РУППН которого  вл ютс  першами информационными входами устройства, входы второй и третьей групп входного коммутатора соединены соответственно с первой и второй управл ющими шинами, выходы логического блока соединены с входами первой группы второго регистра, входа второй группы которого, соединены с третьей управл ющей шиной, а выходы первой группы второго регистра соединены с входами четвертой группы логического блока, отличающеес  тем, что, с целью упрощени  устройства, оно содержит выходной коммутатор, входы первой группы которого соединены с выходами второй группы второго регистра, входы второй и третьей группы выходного коммутатора Соединены соответственно с первыми и вторыми управл ющими шинами, входы п той . и шестой групп логического блока соединены соответственно с первыми и вторыми управл ющими шинами, входы четвертой группы входного коммутатора  вл ютс  вторым информационным входом устройства, выходы первого регистра соединены с входами счетчика, первый и второй выходы выходного коммутатора  вл ютс  соответственно первым и BTOpBBvi информационными выходами устройства. Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3921156, кл. 340-174 ТР, опублик. 1975. ,
2. 2. Патент США 4073012., кл. 365-1, опублик. 1978 (прототип).

   зЙ1

   fe

   иг.1

   Ч о

   11

   /7 F