SE461687B - Anordning foer elektrisk matning av mikroprocessorer - Google Patents
Anordning foer elektrisk matning av mikroprocessorerInfo
- Publication number
- SE461687B SE461687B SE8504726A SE8504726A SE461687B SE 461687 B SE461687 B SE 461687B SE 8504726 A SE8504726 A SE 8504726A SE 8504726 A SE8504726 A SE 8504726A SE 461687 B SE461687 B SE 461687B
- Authority
- SE
- Sweden
- Prior art keywords
- microprocessors
- initialization
- bus
- input
- counter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
'15 20 25 30 35 40 461 687 2 som det enda gemensamma elementet hos utrustningarna är samman- bindningsbnssen.
Matningskällan är med fördel anordnad för sändning av en ínitialiseringssignal i form av en fyrkantpuls med längre varak- tighet än alla teckenramar som kan cirkulera i sammanbindnings- bussen och identifíeringsorganen innefattar en räknare.
Identifieringsorganen är företrädesvis integrerade i mikro- processorerna.
För övrigt innefattar mikroprocessorerna med fördel vardera en inítialiseringssignalgenerator som anordnats för detektering av frånvaro av trafik i sammanbindningsbussen under en förot- bestämd tid.
Denna anordning ersätter med fördel det vanligt förekommande systemet, kallat "vakthund", för att lösa problemet med mikro- processorernas avslingning.
En míkroprocessor säges vara avslingad när den inte längre fungerar korrekt, men ända inte är helt ur funktion.
I det fall då en av mikroprocessorerna är en masterproces- sor och de övriga slavprocessorer och en av slavprocessorerna är avslingad kan masterprocessorn inte längre kommunicera med denna och under dessa förhållanden sänder masterprocessorn med hjälp av sin ínitieriagsgenerator via bossen en âterställningssig- nal som återställer samtliga slavprocessorer till ett förut- bestämt tillstànd, t ex deras initialtíllstànd.
Om det är masterprocessorn som är avslingad är det en av slavprocessorerna som med hjälp av en initialiseringsgenerator kommer att sända en ínitíaliseringssignal.
Uppfínningen kommer att förstås bättre med hjälp av följande beskrivning av en föredragen utföringsform av anordningen enligt uppfinningen, med hänvisning till bifogade ritningar pä vilka: - Fig 1 visar en schematisk bild av hela anordningen applice- rad på ett mikroprocessorsystem; - Fig ZA, ZB, ZC Visar tidsdíagram för matningsspänningen, databussignalen resp inítialíseringssignalen och - Fig 3 visar en av systemets mikroprocessorer mer i detalj.
Fig 1 visar således ett system av mikroprocessorer 1, Z, ... sammanbundna med hjälp av kopplingar 11 och en två-tràdshuss 3 för seriedata, varvid varje mikroprocessor är níngsingáng 4 och en initíaliseringsingáng S. 6 är afl0fdHad för att mata mikroprocessorerna, i försedd med en mat- En spänningskälla ifrågavarande fall P 7 f: 10 15 20 25 30 35 40 461 687 med SV, via en matníngsutgáng 8 och en matningsledning 7 med vilka mikroprocessorerna är förbundna via sina ingångar 4.
Källan 6 är via en ínitialiseríngsutgång 9 förbunden med bussen 5 med vilken mikroprocessorerna för övrigt är funktionellt förbundna via sina ingångar 5. Initialiseringsingángarna 5 är förbundna med respektive initialíseringsräknare 10.
Under matningsspänningens V stigningar (t, t+to), vilka kan förekomma både vid start av systemet och vid äterstart av mat- ningskällan efter ett fall eller ett oförmodat avbrott, skall bussen 3 stanna kvar i sitt "stopptillstånd", här lågt tillstånd, så att de mikroprocessorer som är kopplade till denna inte exekverar sina program. För detta ändamål sänder källan 6 via 9 en signal M i form av en fyrkantpuls med en längd 9 för kvar- hållande av bussen 3 vid tillstànd 0. När räknarna 10 mottar kvar- hållníngssignalen M via ingångarna 5, vilka i själva verket är räknarnas 10 autorisationsingângar för räkning, uppträder via en "återställningsanslutning" 12 hos mikroprocessorernas aktiva del 13, dvs den verkliga initialiseringsanslutningen, men endast efter en tidf°lika med den största tidslängden hos de teckenramar som kan cirkulera i bussen 3, en puls av längden~9 lika med ß-P som då verkligen initialiserar míkroprocessorerna.
För att säkerställa funktionen för identifiering av initiali- seringssignalen innefattar varje mikroprocessor en egen datalogik- del 13, räknaren 10 och en klocka 15. I själva verket represen- terar kopplingen 11 mellan mikroprocessorn och bussen 3 både förbindelsen mellan mikroprocessorns sändare (ej återgiven i figuren) och bussen 3 och förbindelsen mellan mikroprocessorns mottagare (ej återgiven i figuren) och bussen 3. Räknaren 10 mot- tar via två ingångar förbindelsen S och klockutgången 15. Åter- ställningsklämman 12 hos processorns del 13 är förbunden med en av utgångarna hos räknaren 10, dvs utgången 14, vars binära vikt motsvarar en varaktighet som är åtminstone lika med P.
För utförande av vakthundsfunktionen innefattar varje mikro- processor dessutom en andra räknare 16, vilken genom sina ingång- ar är ansluten till klockan 15 och till en inverterare 17, vil- ken i sin tur via sin ingång är ansluten till den så kallade initialiseringsingången 5 och utgången hos räknaren 16, vars binära vikt motsvarar en förutbestämd tidsperiod Q som är åt- minstone lika med den maximala tidsperioden mellan två ramar, och som är ansluten till ingången hos en monostabil vippa 18, vars 10 4 utgång är ansluten till bussen 3. Räknaren 16 och den monostabíla vippan 18 utgör i det aktuella exemplet den ovan nämnda initialí- seringssignalgeneratorn.
När bussen 3 efter avslingning stannar kvar i sitt tillstånd under åtminstone denna tidsperiod U, återställer räknaren 16 via vippan 18 bussen till dess andra tillstånd, i detta fall det låga tillståndet: vi har dä kommit tillbaka till föregående problem.
Det är räknaren 10 som därefter kommer att sätta igång initialí- seríngen efter det att identifieringen har utförts som tidigare.
Genomförandet av uppfinningens funktioner har beskrivits med hänvisning till särskilda organ. Men det är självklart att alla andra organ som anordnats för att utföra dessa funktioner fort- farande befinner sig inom ramen för föreliggande uppfinning.
Claims (6)
1. Anordning för elektrisk matning av mikroprocessorer (1,2,P) anslutna till en sammanbindningsbuss (3) för_seriedata, innefat- tande átminstone en matningskälla (6) ansluten via en matnings- utgång (8) till matningsingàngar (4) hos mikroprocessorerna och .via en initialiseringsutgång (9) (äterställning eller áterstart) till initialiseringsingàngar (S) hos mikroprocessorna, k ä n n e- t e c k n a d av att matningskällan (6) är via sin initialise- ringsutgàng (9) ansluten till mikroprocessorernas sammanbindnings- buss (3), och att mikroprocessorernas initialísaringsanslutníngar (12) likaledes är förbundna med bussen (3) via organ (10) anordnade för identifiering av initialiseringssignalen från källan (6) bland de tecken som cirkulerar i bussen (3).
2. Anordning enligt krav 1, vid vilken vissa mikroprocessorer har förflyttats och vardera försetts med en egen matning.
3. Anordning enligt något av kraven 1 eller 2, vid vilken mat- ningskällan (6) är anordnad så att den sänder en initialiserings- signal (M) i form av en fyrkantspuls med längre varaktighet än samtliga teckenramar som kan cirkulera i sammanbindningsbussen (3) och identifieringsorganen innefattar en räknare (10), vilken via sin.ingång är ansluten till nämnda initialiseringsingàng (S).
4. Anordning enligt något av kraven 1-3, vid vilken identifi- eringsorganen (10) är integrerade i mikroprocessorerna.
5. S. Anordning enligt något av kraven 1-4, vid vilken var och en av mikroprocessorerna innefattar en initialiseringssignal- generator (16,18), vilken anordnats för detektering av en frán- varo av trafik i sammanbindningsbussen (3) under en förutbestämd tid.
6. Anordning enligt krav 5, vid vilken var och en av mikro- processorerna innefattar en andra räknare (16), vilken vid sin ingång är ansluten till en i sin tur till nämnda initialiserings- ingång (S) ansluten inverterare (17), och vid sin ingång till en till bussen (3) ansluten monostabil víppa (18).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8415758A FR2571872B1 (fr) | 1984-10-15 | 1984-10-15 | Dispositif d'alimentation electrique de microprocesseurs |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8504726D0 SE8504726D0 (sv) | 1985-10-11 |
SE8504726L SE8504726L (sv) | 1986-04-16 |
SE461687B true SE461687B (sv) | 1990-03-12 |
Family
ID=9308654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8504726A SE461687B (sv) | 1984-10-15 | 1985-10-11 | Anordning foer elektrisk matning av mikroprocessorer |
Country Status (13)
Country | Link |
---|---|
US (1) | US4768147A (sv) |
JP (1) | JPH0630038B2 (sv) |
CN (1) | CN1011374B (sv) |
AU (1) | AU575208B2 (sv) |
BE (1) | BE903436A (sv) |
BR (1) | BR8505091A (sv) |
DE (1) | DE3536634A1 (sv) |
FR (1) | FR2571872B1 (sv) |
GB (1) | GB2167216B (sv) |
IN (1) | IN163918B (sv) |
IT (1) | IT1182609B (sv) |
SE (1) | SE461687B (sv) |
YU (1) | YU46384B (sv) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988005569A1 (en) * | 1987-01-22 | 1988-07-28 | Robert Bosch Gmbh | Multicomputing system and process for driving same |
US5175845A (en) * | 1988-12-09 | 1992-12-29 | Dallas Semiconductor Corp. | Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode |
US5590343A (en) * | 1988-12-09 | 1996-12-31 | Dallas Semiconductor Corporation | Touch-sensitive switching circuitry for power-up |
WO1990006555A1 (en) * | 1988-12-09 | 1990-06-14 | Dallas Semiconductor Corporation | Auxiliary integrated circuit for microprocessor management |
US5203000A (en) * | 1988-12-09 | 1993-04-13 | Dallas Semiconductor Corp. | Power-up reset conditioned on direction of voltage change |
US5754462A (en) * | 1988-12-09 | 1998-05-19 | Dallas Semiconductor Corporation | Microprocessor auxiliary with ability to be queried re power history |
JP2603867B2 (ja) * | 1989-03-20 | 1997-04-23 | 富士通株式会社 | 信号伝送方式 |
DE4004709C2 (de) * | 1990-02-15 | 1999-01-07 | Bosch Gmbh Robert | Rechnersystem |
US5303390A (en) * | 1990-06-28 | 1994-04-12 | Dallas Semiconductor Corporation | Microprocessor auxiliary with combined pin for reset output and pushbutton input |
JPH07504282A (ja) * | 1991-11-12 | 1995-05-11 | マイクロチップ テクノロジー インコーポレイテッド | マイクロコントローラパワーアップ遅延装置 |
FI92448C (sv) * | 1992-12-29 | 1994-11-10 | Nokia Telecommunications Oy | System för att förse en för flera elektriska enheter gemensam spänningslinje med en spänning |
US5649547A (en) * | 1994-03-24 | 1997-07-22 | Biopsys Medical, Inc. | Methods and devices for automated biopsy and collection of soft tissue |
US5553070A (en) * | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
FR2729772A1 (fr) * | 1995-01-23 | 1996-07-26 | Schneider Electric Sa | Circuit numerique comportant un dispositif d'initialisation |
KR100202706B1 (ko) * | 1996-10-05 | 1999-06-15 | 이종수 | 피엘씨 리모트 시스템의 기동시간 동기화 및 비상상태 출력 제어방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3315246A (en) * | 1964-01-20 | 1967-04-18 | Gen Signal Corp | Signal absence detection circuit |
US4030073A (en) * | 1975-11-05 | 1977-06-14 | Digital Equipment Corporation | Initialization circuit for establishing initial operation of a digital computer |
US4084232A (en) * | 1977-02-24 | 1978-04-11 | Honeywell Information Systems Inc. | Power confidence system |
JPS56149621A (en) * | 1980-04-21 | 1981-11-19 | Toshiba Corp | Digital input device |
JPS57139861A (en) * | 1981-02-25 | 1982-08-30 | Nissan Motor Co Ltd | Multicomputer system |
US4489394A (en) * | 1982-04-21 | 1984-12-18 | Zenith Electronics Corporation | Microprocessor power on reset system |
DE3373759D1 (en) * | 1982-06-09 | 1987-10-22 | Fujitsu Ltd | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function |
JPS59221897A (ja) * | 1983-05-27 | 1984-12-13 | Nec Corp | 半導体記憶装置 |
US4586179A (en) * | 1983-12-09 | 1986-04-29 | Zenith Electronics Corporation | Microprocessor reset with power level detection and watchdog timer |
-
1984
- 1984-10-15 FR FR8415758A patent/FR2571872B1/fr not_active Expired
-
1985
- 1985-10-07 US US06/784,774 patent/US4768147A/en not_active Expired - Fee Related
- 1985-10-09 GB GB08524910A patent/GB2167216B/en not_active Expired
- 1985-10-10 IN IN843/DEL/85A patent/IN163918B/en unknown
- 1985-10-11 SE SE8504726A patent/SE461687B/sv not_active IP Right Cessation
- 1985-10-14 BE BE0/215722A patent/BE903436A/fr not_active IP Right Cessation
- 1985-10-14 IT IT67868/85A patent/IT1182609B/it active
- 1985-10-14 AU AU48739/85A patent/AU575208B2/en not_active Ceased
- 1985-10-14 CN CN85107705.6A patent/CN1011374B/zh not_active Expired
- 1985-10-14 BR BR8505091A patent/BR8505091A/pt not_active IP Right Cessation
- 1985-10-15 DE DE19853536634 patent/DE3536634A1/de active Granted
- 1985-10-15 JP JP60230925A patent/JPH0630038B2/ja not_active Expired - Lifetime
- 1985-10-15 YU YU164185A patent/YU46384B/sh unknown
Also Published As
Publication number | Publication date |
---|---|
SE8504726L (sv) | 1986-04-16 |
IN163918B (sv) | 1988-12-10 |
DE3536634A1 (de) | 1986-04-17 |
YU164185A (en) | 1987-10-31 |
IT1182609B (it) | 1987-10-05 |
GB2167216B (en) | 1988-06-02 |
US4768147A (en) | 1988-08-30 |
FR2571872B1 (fr) | 1987-02-20 |
YU46384B (sh) | 1993-10-20 |
BR8505091A (pt) | 1986-07-29 |
CN1011374B (zh) | 1991-01-23 |
IT8567868A0 (it) | 1985-10-14 |
DE3536634C2 (sv) | 1992-04-02 |
AU4873985A (en) | 1986-04-24 |
GB2167216A (en) | 1986-05-21 |
AU575208B2 (en) | 1988-07-21 |
JPH0630038B2 (ja) | 1994-04-20 |
CN85107705A (zh) | 1986-04-10 |
SE8504726D0 (sv) | 1985-10-11 |
FR2571872A1 (fr) | 1986-04-18 |
BE903436A (fr) | 1986-02-03 |
GB8524910D0 (en) | 1985-11-13 |
JPS6197727A (ja) | 1986-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE461687B (sv) | Anordning foer elektrisk matning av mikroprocessorer | |
EP0356538A1 (en) | Arrangement in data processing system for system initialization and reset | |
US4538273A (en) | Dual input watchdog timer | |
SE450054B (sv) | Anleggning for att tilldela access till en behovsdelad anleggningsdel | |
GB1400631A (en) | Programme controlled data processing systems | |
EP0473452A2 (en) | Work station having multiprocessing capability | |
GB1581864A (en) | Logic systems | |
CN110968352A (zh) | 一种pcie设备的复位系统及服务器系统 | |
US4894826A (en) | Message generating communication apparatus having a message preamble format allowing parts of certain messages to be ignored | |
SE421355B (sv) | Digital databehandlingsanordning speciellt for jernvegssekerhetssystem | |
KR850006745A (ko) | 프로세서간 결합방식 | |
US5086505A (en) | Selective individual reset apparatus and method | |
JP3186779B2 (ja) | 集積回路試験用時分割接続回路 | |
SE457907B (sv) | Anordning foer skydd av mikroprocessorminne | |
JPS6213119A (ja) | 非接触近接スイツチ | |
CN115344105A (zh) | 接口复用的芯片和芯片的调试系统 | |
SU847310A1 (ru) | Устройство дл синхронизации системыОбМЕНА иНфОРМАциЕй | |
SU1562864A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
US4580264A (en) | Arrangement for transmitting check characters to connector elements of a tester | |
SU1564625A1 (ru) | Дуплексна вычислительна система с контролем | |
SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
SU1140065A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU959086A1 (ru) | Устройство дл диагностики двухмашинного вычислительного комплекса | |
SU888125A1 (ru) | Устройство дл коррекции сбойных кодов в кольцевом распределителе |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8504726-4 Format of ref document f/p: F |
|
NUG | Patent has lapsed |
Ref document number: 8504726-4 Format of ref document f/p: F |