RU96105006A - Устройство для сложения чисел по модулю - Google Patents

Устройство для сложения чисел по модулю

Info

Publication number
RU96105006A
RU96105006A RU96105006/09A RU96105006A RU96105006A RU 96105006 A RU96105006 A RU 96105006A RU 96105006/09 A RU96105006/09 A RU 96105006/09A RU 96105006 A RU96105006 A RU 96105006A RU 96105006 A RU96105006 A RU 96105006A
Authority
RU
Russia
Prior art keywords
inputs
outputs
input
elements
blocks
Prior art date
Application number
RU96105006/09A
Other languages
English (en)
Other versions
RU2110087C1 (ru
Inventor
В.П. Ирхин
Original Assignee
Воронежский государственный университет
Filing date
Publication date
Application filed by Воронежский государственный университет filed Critical Воронежский государственный университет
Priority to RU96105006A priority Critical patent/RU2110087C1/ru
Priority claimed from RU96105006A external-priority patent/RU2110087C1/ru
Application granted granted Critical
Publication of RU2110087C1 publication Critical patent/RU2110087C1/ru
Publication of RU96105006A publication Critical patent/RU96105006A/ru

Links

Claims (1)

  1. Устройство для сложения чисел по модулю, содержащее первый и второй дешифраторы, с первого по четвертый блоки элементов И, первый табличный вычислитель, первый и второй элементы И, первый и второй элементы ИЛИ и элемент НЕ, отличающееся тем, что в него введены с третьего по шестой дешифраторы, с пятого по девятый блоки элементов И, второй и третий табличные вычислители, регистр, первый и второй кольцевые регистры сдвига, причем нулевой, первый и второй разряды первого информационного входа устройства соединены с входами соответственно второго, четвертого и шестого дешифраторов, выходы которых соединены с первыми входами соответственно второго, четвертого и шестого блоков элементов И, а их выходы - с соответствующими информационными входами соответственно первого, второго и третьего табличных вычислителей, выходы которых соединены с входами соответствующих разрядов соответственно регистра, первого и второго кольцевых регистров сдвига, нулевой, первый и второй разряды второго информационного входа устройства соединены с входами соответственно первого, третьего и пятого дешифраторов, выходы которых соединены с первыми входами соответственно первого, третьего и пятого блоков элементов И, а их выходы - с соответствующими управляющими входами соответственно первого, второго и третьего табличных вычислителей, выходы переполнения которых соединены с входом разрешения сдвига первого кольцевого регистра сдвига, с первым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, выход которого соединен с вторыми входами седьмого, восьмого и девятого блоков элементов И, первые входы которых соединены с выходами соответственно второго, первого кольцевых регистров сдвига и регистра, а выходы - с соответствующими управляющими выходами соответственно третьего, второго и первого табличных вычислителей, выходы готовности переполнения второго и третьего табличных вычислителей соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены с вторыми входами соответственно первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом разрешения сдвига второго кольцевого регистра и вторым входом второго элемента И, вход разрешения сдвига первого кольцевого регистра сдвига соединен с вторым входом первого элемента И, управляющий вход устройства соединен с вторыми входами первого, второго, третьего, четвертого, пятого и шестого блоков элементов И, выход второго элемента ИЛИ соединен с нулевыми информационными входами второго и третьего табличных вычислителей, c (d3 - m) - м (d - основание системы счисления, m - модуль операции) информационным входом первого табличного вычислителя и входом элемента НЕ, выход которого является управляющим выходом устройства.
RU96105006A 1996-03-14 1996-03-14 Устройство для сложения чисел по модулю RU2110087C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU96105006A RU2110087C1 (ru) 1996-03-14 1996-03-14 Устройство для сложения чисел по модулю

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU96105006A RU2110087C1 (ru) 1996-03-14 1996-03-14 Устройство для сложения чисел по модулю

Publications (2)

Publication Number Publication Date
RU2110087C1 RU2110087C1 (ru) 1998-04-27
RU96105006A true RU96105006A (ru) 1998-06-20

Family

ID=20178082

Family Applications (1)

Application Number Title Priority Date Filing Date
RU96105006A RU2110087C1 (ru) 1996-03-14 1996-03-14 Устройство для сложения чисел по модулю

Country Status (1)

Country Link
RU (1) RU2110087C1 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2484519C1 (ru) * 2011-11-21 2013-06-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Полный одноразрядный сумматор по модулю
RU2500017C1 (ru) * 2012-06-05 2013-11-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Накапливающий сумматор по модулю

Similar Documents

Publication Publication Date Title
EP0303009A2 (en) Signal generator for circular addressing
KR840005958A (ko) 디지탈 전송시스템의 정열기
KR880014560A (ko) 메모리 회로
RU96105006A (ru) Устройство для сложения чисел по модулю
KR960020187A (ko) 메모리 소자를 이용한 아다마르 변환기
RU2037269C1 (ru) Преобразователь четырехразрядного кода грея в двоично-десятичный код
US5708760A (en) Voice address/data memory for speech synthesizing system
SU1683014A1 (ru) Устройство дл возведени чисел в степень по модулю три
SU1612323A1 (ru) Устройство дл вывода графической информации
SU888121A1 (ru) Устройство дл формировани исполнительных адресов
SU1764050A1 (ru) Сумматор по модулю три
SU1478213A1 (ru) Устройство дл вычислени функций синуса и косинуса
SU1167658A1 (ru) Устройство дл сдвига информации
SU1388850A1 (ru) Устройство дл сложени и вычитани чисел по модулю Р
SU771665A1 (ru) Устройство дл сравнени чисел
SU888204A1 (ru) Запоминающее устройство
SU739509A1 (ru) Цифровой функциональный преобразователь
RU96101013A (ru) Устройство для умножения чисел по модулю
SU556500A1 (ru) Ячейка пам ти дл сдвигового регистра
SU1285539A1 (ru) Запоминающее устройство
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
SU1713106A1 (ru) Устройство дл преобразовани р-кода
SU1103236A1 (ru) Устройство дл загрузки данных
RU96101014A (ru) Устройство для умножения чисел по модулю
JPS587694A (ja) 1チツプ音発生集積回路