SU1612323A1 - Устройство дл вывода графической информации - Google Patents
Устройство дл вывода графической информации Download PDFInfo
- Publication number
- SU1612323A1 SU1612323A1 SU884645310A SU4645310A SU1612323A1 SU 1612323 A1 SU1612323 A1 SU 1612323A1 SU 884645310 A SU884645310 A SU 884645310A SU 4645310 A SU4645310 A SU 4645310A SU 1612323 A1 SU1612323 A1 SU 1612323A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- information
- input
- inputs
- outputs
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл вывода графической информации из ЭВМ. Цель изобретени - повышение быстродействи устройства. Цель достигаетс введением коммутатора 19, формировател 20 адреса, второго 21 и третьего 22 регистров адреса, третьего 23 и четвертого 24 сумматоров и соответствующих функциональных св зей. Изобретение позвол ет перемещать фрагменты изображени на экране телевизионного приемника. 2 ил.
Description
:л
.отЗл.и Отбл.9
Отбл.22 КЗл.Ю
.г
КИл. 13 от Gil.2
:л
От
к 6л.19
Claims (1)
- Формула изобретенияУстройство для вывода графической информации, содержащее счетчик точек, счетчик строк, счетчик адреса, первый сумматор, первый регистр адреса, регистр сдвига, элемент И, группу элементов И, первый и второй дешифраторы, с первого по пятый триггеры, второй сумматор и генератор тактовых импульсов, выход которого соединен с тактовыми входами регистра сдвига и счетчика точек, первый выход которого соединен с тактовьм входом счетчика строк, выход которого соединен с первым информационным входом первого дешифратора, с первого по пятый выходы которого соединены с информационными входами соответственно с первого по пятый триггеров, выходы с первого по четвертый триггеров соединены с информационными входами группы первого сумматора, выход пятого триггера соединен с первым входом элемента И, выход которого соединен с информационным входом первого сумматора, выход которого подключен к видеовхоцу телевизионного приемника, второй вход элемента И соединен с выходом регистра сдвига, управляющий вход которого соединен с шестым выходом первого дешифратора, второй информационный вход которого, соединенный с информационным входом второго дешифратора, подключен к второму выходу счетчика точек, третий выход которого соединен с тактовым входом счетчика адреса, выход которого соединен с первым информа- : ционным входом второго сумматора, второй информационный вход которого соединен с выходом первого регистра адреса, управляющий и информационный входы которого являются первыми управляющими и информационными входами устройства, вход сброса счетчика адреса, соединенный с первыми входами элементов И группы, подключен к выходу7 .второго триггера, выходы второго дешифратора соединены с вторыми входами элементов И группы, третьи входы которых соединены с выходом четвертого триггера, выходы элементов И группы являются управляющими выходами устройства, выходы второго сумматора являются адресными выходами устройства, информационные входы регистра |θ сдвига являются информационными входами группы устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит второй и третий регистры (5 адреса, третий и четвертый сумматоры, формирователь адреса и коммутатор, выход которого соединен с третьим информационным входом второго сумматора, первый и второй информационные 20 и управляющий входы коммутатора соединены соответственно с первым, вторым и третьим выходами формирователя адреса, первый и второй управляющие входы которого подключены соответственно к выходам второго и четвертого триггеров, первый, второй и третий информационные входы формирователя адреса соединены соответственно с инверсными выходами третьего и четвертого сумматоров и второго регистра, адреса, прямой выход которого соединен с первым информационным входом третьего сумматора, прямой выход которого соединен с первым информационным входом четвертого сумматора, второй информационный вход которого является входом сигнала Лог,1 устройства, второй информационный вход третьего сумматора соединен с выходом третьего регистра адреса, управляющие и информационные входы второго и третьего регистров адреса являются соответственно вторым и третьим управляющими и вторым и третьим информационными входами устройства.От 5л. п мг? 5л. 90т5л.23К 5л. 19От 5л. 21Кбл. 19От 6л.24 фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884645310A SU1612323A1 (ru) | 1988-11-29 | 1988-11-29 | Устройство дл вывода графической информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884645310A SU1612323A1 (ru) | 1988-11-29 | 1988-11-29 | Устройство дл вывода графической информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1612323A1 true SU1612323A1 (ru) | 1990-12-07 |
Family
ID=21426375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884645310A SU1612323A1 (ru) | 1988-11-29 | 1988-11-29 | Устройство дл вывода графической информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1612323A1 (ru) |
-
1988
- 1988-11-29 SU SU884645310A patent/SU1612323A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 824285, кл. G 09 G 1/16, 1979. Авторское свидетельство СССР № 1078450, кл, G 09 G 1/16, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950033803A (ko) | 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법 | |
KR950033804A (ko) | 결합 멀티플라이어/시프터 및 이를 위한 방법 | |
KR840005958A (ko) | 디지탈 전송시스템의 정열기 | |
WO1997008620A3 (en) | Data processing system comprising an asynchronously controlled pipeline | |
SU1612323A1 (ru) | Устройство дл вывода графической информации | |
KR890015501A (ko) | 모드 절환에 의한 비디오 엠퍼 시스 처리를 가능하게 한 디지탈 필터 | |
SU1615784A1 (ru) | Устройство дл вывода графической информации | |
SU1661826A1 (ru) | Устройство дл отображени графической информации на экране телевизионного индикатора | |
SU1128253A1 (ru) | Устройство дл формировани адресов регистровой пам ти | |
SU1569869A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
SU1658204A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
RU96105006A (ru) | Устройство для сложения чисел по модулю | |
SU1614018A1 (ru) | Устройство дл умножени | |
JPS57154981A (en) | Artificial interlacing circuit | |
KR970049401A (ko) | 듀얼 영상 표시 장치 | |
SU822358A1 (ru) | Коммутатор | |
KR970004746A (ko) | 플라즈마 디스플레이 패널 텔레비젼의 프레임 메모리장치 | |
SU1388857A1 (ru) | Устройство дл логарифмировани | |
SU1474730A1 (ru) | Устройство дл отображени информации | |
SU1285539A1 (ru) | Запоминающее устройство | |
SU873240A1 (ru) | Устройство дл задани режимов работы цифровой вычислительной машины и индикации ее состо ни | |
SU771665A1 (ru) | Устройство дл сравнени чисел | |
SU1541601A1 (ru) | Устройство дл вычислени функции @ | |
SU1644123A1 (ru) | Устройство дл ввода информации | |
SU951991A1 (ru) | Вычислительна машина |