RU2618899C1 - Majoritary module - Google Patents

Majoritary module Download PDF

Info

Publication number
RU2618899C1
RU2618899C1 RU2015153216A RU2015153216A RU2618899C1 RU 2618899 C1 RU2618899 C1 RU 2618899C1 RU 2015153216 A RU2015153216 A RU 2015153216A RU 2015153216 A RU2015153216 A RU 2015153216A RU 2618899 C1 RU2618899 C1 RU 2618899C1
Authority
RU
Russia
Prior art keywords
input
module
output
majority
arguments
Prior art date
Application number
RU2015153216A
Other languages
Russian (ru)
Inventor
Олег Александрович Козелков
Original Assignee
Олег Александрович Козелков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Олег Александрович Козелков filed Critical Олег Александрович Козелков
Priority to RU2015153216A priority Critical patent/RU2618899C1/en
Application granted granted Critical
Publication of RU2618899C1 publication Critical patent/RU2618899C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Logic Circuits (AREA)

Abstract

FIELD: physics.
SUBSTANCE: module comprises: first and second OR elements, first and second AND elements, wherein module first input is connected to the first input of the first module AND. Module comprises NONEQUIVALENCE element, wherein module second input is connected to the first input of the first OR element and the first input of the second element AND, the module third input is connected to the second input of the first OR element and the second Input of the second AND element, the module fourth input is connected to the third input of the first OR element and the third input of the second AND element, the module fifth input is connected with the first input NONEQUIVALENCE element, the output of the first OR element is connected to the second input of the first AND element, the output of first AND element is connected to the first input of the second OR element, the output of the second AND element is connected to the second input of the second OR element, the output of the second element OR is connected to the second input of the NONEQUIVALENT element, whose output is connected to the module output.
EFFECT: extension of the functionality of the majoritary module by implementing repetition-free Boolean functions from three arguments.
1 dwg, 2 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны мажоритарные модули (см., например, патент РФ 2242044, кл. G06F 7/38, 2004 г.), которые содержат трехвходовые мажоритарные элементы и реализуют мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) аргументов.Majority modules are known (see, for example, RF patent 2242044, class G06F 7/38, 2004), which contain three-input majority elements and implement the majority function of n arguments - input binary signals or disjunction (conjunction) of the arguments.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации булевых функций, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует бесповторные булевые функции, зависящие от трех аргументов.The reason that impedes the achievement of the technical result indicated below when using the well-known majority module for the implementation of Boolean functions that depend on three arguments includes limited functionality due to the fact that it does not implement unique Boolean functions that depend on three arguments.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2533079, МПК H03K 19/23, G06F 7/57, 2014 г.), который содержит элементы 2И, трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов.The closest device of the same purpose to the claimed invention in terms of features is the majority module adopted for the prototype (RF patent 2533079, IPC H03K 19/23, G06F 7/57, 2014), which contains 2I elements, three-input majority elements and implements majority a function of n arguments - input binary signals or a disjunction (conjunction) of the same n arguments.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации булевых функций, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует бесповторные булевые функции, зависящие от трех аргументов.The reason that impedes the achievement of the technical result indicated below when using the well-known majority module for the implementation of Boolean functions that depend on three arguments includes limited functionality due to the fact that it does not implement unique Boolean functions that depend on three arguments.

Техническим результатом изобретения является расширение функциональных возможностей мажоритарного модуля за счет обеспечения реализации бесповторных булевых функций, зависящих от трех аргументов.The technical result of the invention is to expand the functionality of the majority module by ensuring the implementation of unique Boolean functions that depend on three arguments.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарный модуль, предназначенный для реализации мажоритарной функции, конъюнкции и дизъюнкции, бесповторных булевых функций от трех аргументов, содержащий пять входов модуля, выход модуля, первый и второй элементы ИЛИ, первый и второй элементы И, причем первый вход модуля соединен с первым входом первого элемента И, введен дополнительно элемент НЕРАВНОЗНАЧНОСТЬ, причем второй вход модуля соединен с первым входом первого элемента ИЛИ и первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента ИЛИ и вторым входом второго элемента И, четвертый вход модуля соединен с третьим входом первого элемента ИЛИ и третьим входом второго элемента И, пятый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с выходом модуля.The specified technical result in the implementation of the invention is achieved by the fact that in the majority module, designed to implement the majority function, conjunction and disjunction, non-repeated Boolean functions of three arguments, containing five module inputs, module output, first and second elements OR, first and second elements AND moreover, the first input of the module is connected to the first input of the first element AND, an additional element is DISABLE, the second input of the module is connected to the first input of the first OR element and the first input of the second AND element, the third input of the module is connected to the second input of the first OR element and the second input of the second AND element, the fourth input of the module is connected to the third input of the first OR element and the third input of the second AND element, the fifth input of the module is connected to the first input of the UNEQUALITY element, the first output the OR element is connected to the second input of the first AND element, the output of the first AND element is connected to the first input of the second OR element, the output of the second AND element is connected to the second input of the second OR element, the output of the second OR element dynamically coupled to the second input of the DISCHARGE element, the output of which is connected to the output of the module.

На чертеже представлена схема мажоритарного модуля, предназначенного для реализации мажоритарной функции, конъюнкции и дизъюнкции, бесповторных булевых функций от трех аргументов, который содержит пять входов модуля 1, 2, 3, 4, 5, элемент ИЛИ 6, элементы И 7, 8, элемент ИЛИ 9, элемент НЕРАВНОЗНАЧНОСТЬ 10, выход модуля 11, причем первый вход модуля 1 соединен с первым входом элемента И 8, второй вход модуля 2 соединен с первым входом элемента ИЛИ 6 и первым входом элемента И 7, третий вход модуля 3 соединен с вторым входом элемента ИЛИ 6 и вторым входом элемента И 7, четвертый вход модуля соединен с третьим входом элемента ИЛИ 6 и третьим входом элемента И 7, пятый вход модуля 5 соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ 10, выход элемента ИЛИ 6 соединен с вторым входом элемента И 8, выход элемента И 8 соединен с первым входом элемента ИЛИ 9, выход элемента И 7 соединен с вторым входом элемента ИЛИ 9, выход элемента ИЛИ 9 соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ 10, выход которого соединен с выходом модуля 11.The drawing shows a diagram of a majority module designed to implement the majority function, conjunction and disjunction, non-repeating Boolean functions of three arguments, which contains five inputs of module 1, 2, 3, 4, 5, element OR 6, elements AND 7, 8, element OR 9, an element of IMPORTANCE 10, the output of module 11, wherein the first input of module 1 is connected to the first input of the element AND 8, the second input of module 2 is connected to the first input of the element OR 6 and the first input of element And 7, the third input of module 3 is connected to the second input element OR 6 and the second input elem Entent AND 7, the fourth input of the module is connected to the third input of the OR element 6 and the third input of the element AND 7, the fifth input of module 5 is connected to the first input of the element DISABILITY 10, the output of the element OR 6 is connected to the second input of the element AND 8, the output of the element And 8 is connected with the first input of the OR element 9, the output of the AND element 7 is connected to the second input of the OR element 9, the output of the OR element 9 is connected to the second input of the DISAQUITY element 10, the output of which is connected to the output of the module 11.

Работа мажоритарного модуля осуществляется следующим образом.The operation of the majority module is as follows.

В зависимости от значений входных сигналов Y1, Y2, Y3, Y4, Y5, на входах 1, 2, 3, 4, 5 устройства, на выходах его элементов, на выходе 11 устройства (Z) реализуются булевые функции, приведенные в табл. 1Depending on the values of the input signals Y 1 , Y 2 , Y 3 , Y 4 , Y 5 , at the inputs 1, 2, 3, 4, 5 of the device, at the outputs of its elements, at the output 11 of the device (Z) Boolean functions are implemented, given in table. one

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Устройство реализует следующие булевые функции от трех аргументов (X1, Х2, Х3):The device implements the following Boolean functions of three arguments (X 1 , X 2 , X 3 ):

- мажоритарную функцию М=X1X2vX1X3vX2X3;- majority function M = X 1 X 2 vX 1 X 3 vX 2 X 3 ;

- дизъюнкцию D=X1vX2vX3;- disjunction D = X 1 vX 2 vX 3 ;

- конъюнкцию K=X1X2X3;- conjunction K = X 1 X 2 X 3 ;

- бесповторные булевые функции B1=D, В2=K, В3=X1vX2X3, В4=X1(X2vX3). - unique Boolean functions B 1 = D, B 2 = K, B 3 = X 1 vX 2 X 3 , B 4 = X 1 (X 2 vX 3 ).

Для реализации указанных булевых функций необходимо на входы 1, 2, 3, 4, 5 устройства подать настроечные сигналы из множества {0, 1, X1,

Figure 00000003
, Х2,
Figure 00000004
, Х3,
Figure 00000005
} в соответствии с таблицей настроек и видом реализуемой булевой функцией. Особенностью данного устройства является также то, что указанные функции реализуются при различных настройках, примеры которых приведены в табл. 2.To implement the indicated Boolean functions, it is necessary to input training signals from the set {0, 1, X 1 , to inputs 1, 2, 3, 4, 5 of the device
Figure 00000003
X 2
Figure 00000004
X 3
Figure 00000005
} in accordance with the settings table and the type implemented by the Boolean function. A feature of this device is also that these functions are implemented at various settings, examples of which are given in table. 2.

Figure 00000006
Figure 00000006

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует не только мажоритарную функцию, дизъюнкцию и конъюнкцию, но и бесповторные булевые функции, зависящие от трех аргументов при различных вариантах настройки.Comparison of the characteristics of the prototype and the claimed device shows that the claimed device has wider functionality, because It implements not only a majority function, disjunction and conjunction, but also unique Boolean functions that depend on three arguments with different settings.

Claims (1)

Мажоритарный модуль, предназначенный для реализации мажоритарной функции, конъюнкции и дизъюнкции, бесповторных булевых функций от трех аргументов, содержащий пять входов модуля, выход модуля, первый и второй элементы ИЛИ, первый и второй элементы И, причем первый вход модуля соединен с первым входом первого элемента И, отличающийся тем, что дополнительно содержит элемент НЕРАВНОЗНАЧНОСТЬ, причем второй вход модуля соединен с первым входом первого элемента ИЛИ и первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента ИЛИ и вторым входом второго элемента И, четвертый вход модуля соединен с третьим входом первого элемента ИЛИ и третьим входом второго элемента И, пятый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с выходом модуля.The majority module, designed to implement the majority function, conjunction and disjunction, non-repeating Boolean functions of three arguments, containing five module inputs, module output, first and second elements OR, first and second elements AND, the first input of the module connected to the first input of the first element And, characterized in that it additionally contains an element of DISAQUALITY, with the second input of the module connected to the first input of the first OR element and the first input of the second AND element, the third input of the module connected to the second input m of the first OR element and the second input of the second AND element, the fourth input of the module is connected to the third input of the first OR element and the third input of the second AND element, the fifth input of the module is connected to the first input of the UNIVERSALITY element, the output of the first OR element is connected to the second input of the first AND element, the output of the first AND element is connected to the first input of the second OR element, the output of the second AND element is connected to the second input of the second OR element, the output of the second OR element is connected to the second input of the UNEQUALITY element, the output of which on is connected to the module output.
RU2015153216A 2015-12-11 2015-12-11 Majoritary module RU2618899C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015153216A RU2618899C1 (en) 2015-12-11 2015-12-11 Majoritary module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015153216A RU2618899C1 (en) 2015-12-11 2015-12-11 Majoritary module

Publications (1)

Publication Number Publication Date
RU2618899C1 true RU2618899C1 (en) 2017-05-11

Family

ID=58715692

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015153216A RU2618899C1 (en) 2015-12-11 2015-12-11 Majoritary module

Country Status (1)

Country Link
RU (1) RU2618899C1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2700552C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700555C1 (en) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700553C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700554C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2710877C1 (en) * 2019-03-13 2020-01-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2718209C1 (en) * 2019-03-14 2020-03-31 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Logic module
RU2747107C1 (en) * 2019-12-06 2021-04-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2759700C1 (en) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Reconfigurable majority device
RU2801792C1 (en) * 2023-03-22 2023-08-15 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617475A (en) * 1984-03-30 1986-10-14 Trilogy Computer Development Partners, Ltd. Wired logic voting circuit
RU2242044C1 (en) * 2003-06-16 2004-12-10 Ульяновский государственный технический университет Majority module
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
RU2533079C1 (en) * 2013-07-09 2014-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617475A (en) * 1984-03-30 1986-10-14 Trilogy Computer Development Partners, Ltd. Wired logic voting circuit
RU2242044C1 (en) * 2003-06-16 2004-12-10 Ульяновский государственный технический университет Majority module
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
RU2533079C1 (en) * 2013-07-09 2014-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2700552C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700553C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700554C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700555C1 (en) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2710877C1 (en) * 2019-03-13 2020-01-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2718209C1 (en) * 2019-03-14 2020-03-31 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Logic module
RU2747107C1 (en) * 2019-12-06 2021-04-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2759700C1 (en) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Reconfigurable majority device
RU2801792C1 (en) * 2023-03-22 2023-08-15 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Similar Documents

Publication Publication Date Title
RU2618899C1 (en) Majoritary module
EP3381623A3 (en) Control device, robot, and robot system
CN105471409B (en) Low area flip-flop with shared inverter
RU2647639C1 (en) Logic converter
RU2701461C1 (en) Majority module
RU2700554C1 (en) Majority module
RU2013134089A (en) LOGIC MODULE
RU2417404C1 (en) Logic converter
RU2628117C1 (en) Majority module "three of five"
RU2610678C1 (en) Universal logic module
RU2559708C1 (en) Logic converter
RU2443009C1 (en) Logic converter
RU2622841C1 (en) Device for selecting extreme number of two binary numbers
RU2621281C1 (en) Logic converter
RU2580799C1 (en) Logic transducer
RU2610246C1 (en) Universal majority module
RU2641454C2 (en) Logic converter
RU2697727C2 (en) Majority module
RU2703675C1 (en) Logic converter
RU2704735C1 (en) Threshold module
RU2629451C1 (en) Logic converter
RU2700553C1 (en) Majority module
RU2610676C1 (en) Majoritarian module for systems with reconfiguration
RU2621376C1 (en) Logic module
RU2626346C1 (en) Multifunctional majoritary module

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20171212