RU2701461C1 - Majority module - Google Patents

Majority module Download PDF

Info

Publication number
RU2701461C1
RU2701461C1 RU2018133379A RU2018133379A RU2701461C1 RU 2701461 C1 RU2701461 C1 RU 2701461C1 RU 2018133379 A RU2018133379 A RU 2018133379A RU 2018133379 A RU2018133379 A RU 2018133379A RU 2701461 C1 RU2701461 C1 RU 2701461C1
Authority
RU
Russia
Prior art keywords
majority
inputs
elements
module
majority module
Prior art date
Application number
RU2018133379A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2018133379A priority Critical patent/RU2701461C1/en
Application granted granted Critical
Publication of RU2701461C1 publication Critical patent/RU2701461C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Hardware Redundancy (AREA)

Abstract

FIELD: computer equipment.SUBSTANCE: invention relates to computer engineering. Majority module is designed to implement majority function of five arguments – input binary signals and can be used in digital computer systems as a means of preliminary information processing. Technical result is achieved due to majority module, which contains five OR elements (1, …, 1) and five elements AND (2, …, 2).EFFECT: simple scheme of the majority module while preserving the elemental basis and functional capabilities of the majority module.1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны мажоритарные модули (патент РФ 2249844, кл. G06F 7/38, 2005 г.; патент РФ 2542920, кл. G06F 7/57, 2015 г.), которые реализуют мажоритарную функцию Maj(х1,х2,х3)=x1x2∨x1x3∨х2х3 трех аргументов - входных двоичных сигналов х1,х2,х3 ∈ {0,1}.Majority modules are known (RF patent 2249844, CL G06F 7/38, 2005; RF patent 2542920, CL G06F 7/57, 2015) that implement the Maj majority function (x 1 , x 2 , x 3 ) = x 1 x 2 ∨ x 1 x 3 ∨ x 2 x 3 of three arguments - input binary signals x 1 , x 2 , x 3 ∈ {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся наличие в их аппаратурном составе мажоритарных элементов и ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции пяти аргументов.The reasons that impede the achievement of the technical result indicated below when using known majority modules include the presence of majority elements in their hardware and limited functionality due to the fact that the implementation of the majority function of five arguments is not ensured.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 52287, кл. Н03K 19/23, 2006 г.), который содержит элементы И, элементы ИЛИ и реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов.The closest device of the same purpose to the claimed invention in terms of features is the majority module adopted for the prototype (RF patent 52287, CL H03K 19/23, 2006), which contains AND elements, OR elements, and implements the majority function of five arguments - input binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 23.The reason that impedes the achievement of the technical result indicated below when using the prototype is the circuit complexity, due to the fact that the price according to Quine of the prototype scheme is 23.

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну при сохранении элементного базиса и функциональных возможностей прототипа.The technical result of the invention is to simplify the scheme of the majority module by reducing its price according to Quine while maintaining the elemental basis and functionality of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем пять элементов И и пять элементов ИЛИ, особенность заключается в том, что первый, второй входы пятого и первый, второй входы i-го

Figure 00000001
элементов И соединены соответственно с выходами третьего, пятого и первым, вторым входами i-го элементов ИЛИ, первый, второй входы третьего и первый, второй входы четвертого элементов И подключены соответственно к выходам четвертых элементов И, ИЛИ и выходам первого, второго элементов ИЛИ, первый, второй входы четвертого и первый вход пятого элементов ИЛИ соединены соответственно с выходами первого, второго и третьего элементов И, а первый, второй входы j-го
Figure 00000002
и выход пятого элементов И подключены соответственно к (2×j-1)-му, (2×j)-му входам и выходу мажоритарного модуля, пятый вход которого соединен с вторым входом пятого элемента ИЛИ.The specified technical result during the implementation of the invention is achieved by the fact that in the majority module containing five AND elements and five OR elements, the feature is that the first, second inputs of the fifth and the first, second inputs of the i-th
Figure 00000001
AND elements are connected respectively to the outputs of the third, fifth and first, second inputs of the i-th OR element, the first, second inputs of the third and first, second inputs of the fourth AND element are connected respectively to the outputs of the fourth AND, OR elements and the outputs of the first, second OR element, the first, second inputs of the fourth and first input of the fifth OR element are connected respectively to the outputs of the first, second and third elements of AND, and the first, second inputs of the jth
Figure 00000002
and the output of the fifth AND element is connected respectively to the (2 × j-1) th, (2 × j) th inputs and the output of the majority module, the fifth input of which is connected to the second input of the fifth OR element.

На чертеже представлена схема предлагаемого мажоритарного модуля.The drawing shows a diagram of the proposed majority module.

Мажоритарный модуль содержит элементы ИЛИ 11, …, 15 и элементы И 21, …, 25, причем первый, второй входы элемента 25 и первый, второй входы элемента 2i

Figure 00000003
соединены соответственно с выходами элементов 13, 15 и первым, вторым входами элемента 1i, первый, второй входы элемента 23 и первый, второй входы элемента 24 подключены соответственно к выходам элементов 24, 14 и 11, 12, первый, второй входы элемента 14 и первый вход элемента 15 соединены соответственно с выходами элементов 21, 22 и 23, а первый, второй входы элемента 2j
Figure 00000004
и выход элемента 25 подключены соответственно к (2×j-1)-му, (2×j)-му входам и выходу мажоритарного модуля, пятый вход которого соединен с вторым входом элемента 15.The majority module contains elements OR 1 1 , ..., 1 5 and elements AND 2 1 , ..., 2 5 , with the first, second inputs of element 2 5 and the first, second inputs of element 2 i
Figure 00000003
connected respectively to the outputs of the elements 1 3 , 1 5 and the first, second inputs of the element 1 i , the first, second inputs of the element 2 3 and the first, second inputs of the element 2 4 are connected respectively to the outputs of the elements 2 4 , 1 4 and 1 1 , 1 2 , the first, second inputs of element 1 4 and the first input of element 1 5 are connected respectively to the outputs of elements 2 1 , 2 2 and 2 3 , and the first, second inputs of element 2 j
Figure 00000004
and the output of element 2 5 is connected respectively to the (2 × j-1) th, (2 × j) th inputs and output of the majority module, the fifth input of which is connected to the second input of element 1 5 .

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, пятый входы подаются соответственно двоичные сигналы x1, …, x5 ∈ {0,1}. В представленной ниже таблице приведены значения выходного сигнала Z предлагаемого мажоритарного модуля при всех возможных наборах значений сигналов х1, …, х5.The work of the proposed majority module is as follows. The binary signals x 1 , ..., x 5 ∈ {0,1} are respectively supplied to its first, ..., fifth inputs. The table below shows the values of the output signal Z of the proposed majority module for all possible sets of signal values x 1 , ..., x 5 .

Figure 00000005
Figure 00000005

Figure 00000006
Figure 00000006

Согласно данных, приведенных в таблице, имеемAccording to the data given in the table, we have

Figure 00000007
Figure 00000007

где Maj(x1, …, x5) есть мажоритарная функция пяти аргументов х1, …, х5. При этом цена по Квайну схемы предлагаемого модуля равна 20.where Maj (x 1 , ..., x 5 ) is the majority function of the five arguments x 1 , ..., x 5 . In this case, the price according to Quine of the scheme of the proposed module is 20.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль построен в элементном базисе прототипа, реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов и за счет меньшей цены по Квайну схема предлагаемого мажоритарного модуля проще схемы прототипа.The above information allows us to conclude that the proposed majority module is built on the elemental basis of the prototype, implements the majority function of five arguments - input binary signals, and due to the lower Quine price, the scheme of the proposed majority module is simpler than the prototype scheme.

Claims (1)

Мажоритарный модуль, содержащий пять элементов И и пять элементов ИЛИ, отличающийся тем, что первый, второй входы пятого и первый, второй входы i-го
Figure 00000008
элементов И соединены соответственно с выходами третьего, пятого и первым, вторым входами i-го элементов ИЛИ, первый, второй входы третьего и первый, второй входы четвертого элементов И подключены соответственно к выходам четвертых элементов И, ИЛИ и выходам первого, второго элементов ИЛИ, первый, второй входы четвертого и первый вход пятого элементов ИЛИ соединены соответственно с выходами первого, второго и третьего элементов И, а первый, второй входы j-го
Figure 00000009
и выход пятого элементов И подключены соответственно к (2×j-1)-му, (2×j)-му входам и выходу мажоритарного модуля, пятый вход которого соединен со вторым входом пятого элемента ИЛИ.Majority module containing five AND elements and five OR elements, characterized in that the first, second inputs of the fifth and the first, second inputs of the i-th
Figure 00000008
AND elements are connected respectively to the outputs of the third, fifth and first, second inputs of the i-th OR element, the first, second inputs of the third and first, second inputs of the fourth AND element are connected respectively to the outputs of the fourth AND, OR elements and the outputs of the first, second OR element, the first, second inputs of the fourth and first input of the fifth OR element are connected respectively to the outputs of the first, second and third elements of AND, and the first, second inputs of the jth
Figure 00000009
and the output of the fifth AND element is connected respectively to the (2 × j-1) th, (2 × j) th inputs and the output of the majority module, the fifth input of which is connected to the second input of the fifth OR element.
RU2018133379A 2018-09-20 2018-09-20 Majority module RU2701461C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018133379A RU2701461C1 (en) 2018-09-20 2018-09-20 Majority module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018133379A RU2701461C1 (en) 2018-09-20 2018-09-20 Majority module

Publications (1)

Publication Number Publication Date
RU2701461C1 true RU2701461C1 (en) 2019-09-26

Family

ID=68063365

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018133379A RU2701461C1 (en) 2018-09-20 2018-09-20 Majority module

Country Status (1)

Country Link
RU (1) RU2701461C1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2757821C1 (en) * 2020-09-24 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2762545C1 (en) * 2021-04-02 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2764709C1 (en) * 2021-04-02 2022-01-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2764839C1 (en) * 2021-04-14 2022-01-21 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Adaptive majority block of elements “3 out of 5”
RU2778677C1 (en) * 2021-06-17 2022-08-23 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6910173B2 (en) * 2000-08-08 2005-06-21 The Board Of Trustees Of The Leland Stanford Junior University Word voter for redundant systems
RU52287U1 (en) * 2005-10-10 2006-03-10 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
RU2287897C1 (en) * 2005-05-11 2006-11-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module
RU2580801C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module
RU2618899C1 (en) * 2015-12-11 2017-05-11 Олег Александрович Козелков Majoritary module
RU2619197C1 (en) * 2016-01-21 2017-05-12 Межрегиональное общественное учреждение "Институт инженерной физики" Majority element "4 and more of 7"

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6910173B2 (en) * 2000-08-08 2005-06-21 The Board Of Trustees Of The Leland Stanford Junior University Word voter for redundant systems
RU2287897C1 (en) * 2005-05-11 2006-11-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module
RU52287U1 (en) * 2005-10-10 2006-03-10 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
RU2580801C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module
RU2618899C1 (en) * 2015-12-11 2017-05-11 Олег Александрович Козелков Majoritary module
RU2619197C1 (en) * 2016-01-21 2017-05-12 Межрегиональное общественное учреждение "Институт инженерной физики" Majority element "4 and more of 7"

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2757821C1 (en) * 2020-09-24 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2762545C1 (en) * 2021-04-02 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2764709C1 (en) * 2021-04-02 2022-01-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2764839C1 (en) * 2021-04-14 2022-01-21 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Adaptive majority block of elements “3 out of 5”
RU2778677C1 (en) * 2021-06-17 2022-08-23 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2778677C9 (en) * 2021-06-17 2022-10-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2818031C1 (en) * 2023-08-09 2024-04-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Российский экономический университет имени Г.В. Плеханова" Adaptive majority block of elements "n and more of (2n-1)"

Similar Documents

Publication Publication Date Title
RU2701461C1 (en) Majority module
RU2580801C1 (en) Majority module
RU2700554C1 (en) Majority module
RU2647639C1 (en) Logic converter
RU2704735C1 (en) Threshold module
RU2580799C1 (en) Logic transducer
RU2472209C1 (en) Logic module
RU2700553C1 (en) Majority module
RU2703675C1 (en) Logic converter
RU2697727C2 (en) Majority module
RU2628117C1 (en) Majority module "three of five"
RU2641454C2 (en) Logic converter
RU2629451C1 (en) Logic converter
RU2300137C1 (en) Majority module
RU2714216C1 (en) Threshold module
RU2621376C1 (en) Logic module
RU2676888C1 (en) Logical module
RU2718209C1 (en) Logic module
RU2629452C1 (en) Logic converter
RU2710877C1 (en) Majority module
RU2710872C1 (en) Parallel single signal counter
RU2787336C1 (en) Threshold module
RU2709664C1 (en) Threshold module
RU2700557C1 (en) Logic converter
RU2700556C1 (en) Logic converter

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200921