RU2764709C1 - Majority module - Google Patents

Majority module Download PDF

Info

Publication number
RU2764709C1
RU2764709C1 RU2021109177A RU2021109177A RU2764709C1 RU 2764709 C1 RU2764709 C1 RU 2764709C1 RU 2021109177 A RU2021109177 A RU 2021109177A RU 2021109177 A RU2021109177 A RU 2021109177A RU 2764709 C1 RU2764709 C1 RU 2764709C1
Authority
RU
Russia
Prior art keywords
elements
inputs
2and
input
connected respectively
Prior art date
Application number
RU2021109177A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2021109177A priority Critical patent/RU2764709C1/en
Application granted granted Critical
Publication of RU2764709C1 publication Critical patent/RU2764709C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: information technology.
SUBSTANCE: invention relates to the majority module. The device contains ten elements “2AND” and ten elements “2OR”, and the first, second inputs of the k-th
Figure 00000011
and the first input of the m-th
Figure 00000012
elements “2OR” are connected respectively to the first, second inputs of the k-th and first input of the m-th elements “2AND”, and the second input of the fourth and the first, second inputs of the first elements “2AND” are connected respectively to the output of the second element “2AND” and the first, second inputs of the majority module, characterized in that the outputs of the first, third elements “2AND” and the output of the k-th element “2AND” connected respectively to the first inputs of the sixth, eighth elements “2AND” and the first input (k+5)th element “2AND”, the first inputs of the (k+2)th elements "2AND”, “2OR” and the first, second inputs of the third element “2OR” are connected respectively to the second inputs of the (9-m)th elements “2AND”, “2OR” and the outputs of the ninth, tenth elements “2OR”, the second input of the (m+2)th element “2AND” and the second input of the (k+5)th, the first, second inputs of the (m+5)th elements “2OR” are connected respectively to the first input of the (9-m)th element “2OR” and the outputs of the (k+5)th, (m+5)th, m-th elements “2AND”, and the first, the second inputs of the (m+5)-th element "2I" and the output of the eighth element “2OR” are connected respectively to the outputs of the (m+2)th, m-th elements “2OR” and the output of the majority module, the third, (m+2)th and fourth, fifth inputs of which are connected respectively to the second inputs of the sixth, (m+3) th and first, second inputs of the second elements “2AND”.
EFFECT: simplifying the design of the device.
1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used in the construction of automation equipment, functional units of control systems, etc.

Известны мажоритарные модули (см., например, патент РФ 2701461, кл. G06F 7/57, 2019 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию пяти аргументов - входных двоичных сигналов.Majority modules are known (see, for example, RF patent 2701461, class G06F 7/57, 2019), which contain elements "2I", elements "2OR" and implement the majority function of five arguments - input binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов - входных двоичных сигналов.The reason preventing the achievement of the technical result indicated below when using the known majority modules are limited functionality due to the fact that the implementation of the majority function of the seven arguments - input binary signals is not provided.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700552, кл. G06F 7/57, 2019 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.The closest device for the same purpose to the claimed invention in terms of the totality of features is the majority module adopted for the prototype (RF patent 2700552, class G06F 7/57, 2019), which contains the elements "2I", the elements "2OR" and implements the majority function seven arguments - input binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двенадцать элементов «2И» и двенадцать элементов «2ИЛИ».The reason preventing the achievement of the following technical result when using the prototype, are high hardware costs due to the fact that the prototype contains twelve elements "2I" and twelve elements "2OR".

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.The technical result of the invention is to reduce hardware costs while maintaining the functionality of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов «2И» и десять элементов «2ИЛИ», первый, второй входы k-го

Figure 00000001
и первый вход m-го
Figure 00000002
элементов «2ИЛИ» соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов «2И», а второй вход четвертого и первый, второй входы первого элементов «2И» подключены соответственно к выходу второго элемента «2И» и первому, второму входам мажоритарного модуля, особенность заключается в том, что выходы первого, третьего элементов «2И» и выход k-го элемента «2ИЛИ» соединены соответственно с первыми входами шестого, восьмого элементов «2ИЛИ» и первым входом (k+5)-го элемента «2И», первые входы (m+2)-ых элементов «2И», «2ИЛИ» и первый, второй входы третьего элемента «2ИЛИ» подключены соответственно к вторым входам (9-m)-ых элементов «2ИЛИ», «2И» и выходам девятого, десятого элементов «2ИЛИ», второй вход (m+2)-го элемента «2И» и второй вход (k+5)-го, первый, второй входы (m+5)-го элементов «2ИЛИ» соединены соответственно с первым входом (9-m)-го элемента «2ИЛИ» и выходами (k+5)-го, (m+5)-го, m-го элементов «2И», а первый, второй входы (m+5)-го элемента «2И» и выход восьмого элемента «2ИЛИ» подключены соответственно к выходам (m+2)-го, m-го элементов «2ИЛИ» и выходу мажоритарного модуля, третий, (m+2)-й и четвертый, пятый входы которого соединены соответственно с вторыми входами шестого, (m+3)-го и первым, вторым входами второго элементов «2И».The specified technical result in the implementation of the invention is achieved by the fact that in the majority module containing ten "2I" elements and ten "2OR" elements, the first, second inputs of the k-th
Figure 00000001
and the first input of the m-th
Figure 00000002
elements "2OR" are connected respectively to the first, second inputs of the k-th and the first input of the m-th elements "2I", and the second input of the fourth and the first, second inputs of the first elements "2I" are connected respectively to the output of the second element "2I" and the first , the second input of the majority module, the peculiarity lies in the fact that the outputs of the first, third elements "2I" and the output of the k-th element "2OR" are connected respectively to the first inputs of the sixth, eighth elements "2OR" and the first input (k + 5) - th element "2AND", the first inputs of the (m + 2)th elements "2AND", "2OR" and the first, second inputs of the third element "2OR" are connected respectively to the second inputs of the (9th)th elements "2OR", "2AND" and the outputs of the ninth, tenth elements "2OR", the second input of the (m+2)th element "2AND" and the second input of the (k+5)th, first, second inputs of the (m+5)th elements "2OR" are connected respectively to the first input of the (9-m)-th element "2OR" and the outputs of the (k+5)-th, (m+5)-th, m-th elements "2AND", and the first, second inputs ( m + 5)-th element "2I" and exit to of the eighth element "2OR" are connected respectively to the outputs of the (m+2)-th, m-th "2OR" elements and the output of the majority module, the third, (m+2)-th and fourth, the fifth inputs of which are connected respectively to the second inputs of the sixth , (m+3)-th and first, second inputs of the second elements "2I".

На чертеже представлена схема предлагаемого мажоритарного модуля.The drawing shows a diagram of the proposed majority module.

Мажоритарный модуль содержит элементы «2И» 11,…,110 и элементы «2ИЛИ» 21,…,210, причем первый, второй входы элемента 2k

Figure 00000001
и первый вход элемента 2m
Figure 00000002
подключены соответственно к первому, второму входам элемента 1k и первому входу элемента 1m, выходы элементов 1k и 2k соединены соответственно с первыми входами элементов 2k+5 и 1k+5, первые входы элементов 1m+2, 2m+2 и первый, второй входы элемента 23 подключены соответственно к вторым входам элементов 29-m, 19-m и выходам элементов 29, 210, второй вход элемента 1m+2 и второй вход элемента 2k+5, первый, второй входы элемента 2m+5 соединены соответственно с первым входом элемента 29-m и выходами элементов 1k+5, 1m+5, 1m, а первый, второй входы элемента 1m+5 и выход элемента 28 подключены соответственно к выходам элементов 2m+2, 2m и выходу мажоритарного модуля, первый, второй, четвертый, пятый и третий, (m+2)-й входы которого соединены соответственно с первым, вторым входами элемента 11, первым, вторым входами элемента 12 и вторыми входами элементов 16, 1m+3.The majority module contains elements "2AND" 1 1 ,…,1 10 and elements "2OR" 2 1 ,…,2 10 , and the first, second inputs of the element 2 k
Figure 00000001
and the first input of element 2 m
Figure 00000002
connected respectively to the first, second inputs of the element 1 k and the first input of the element 1 m , the outputs of the elements 1 k and 2 k are connected respectively to the first inputs of the elements 2 k+5 and 1 k+5 , the first inputs of the elements 1 m+2 , 2 m +2 and the first, second inputs of the element 2 3 are connected respectively to the second inputs of the elements 2 9-m , 1 9-m and the outputs of the elements 2 9 , 2 10 , the second input of the element 1 m+2 and the second input of the element 2 k+5 , the first and second inputs of element 2 m+5 are connected respectively to the first input of element 2 9-m and the outputs of elements 1 k+5 , 1 m+5 , 1 m , and the first and second inputs of element 1 m+5 and the output of element 2 8 connected respectively to the outputs of the elements 2 m+2 , 2 m and the output of the majority module, the first, second, fourth, fifth and third, (m+2)-th inputs of which are connected respectively to the first, second inputs of the element 1 1 , first, second inputs of element 1 2 and second inputs of elements 1 6 , 1 m+3 .

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы x1, …, х7∈{0,1}. На выходе предлагаемого модуля получимThe work of the proposed majority module is carried out as follows. Its first, ..., seventh inputs are respectively supplied with binary signals x 1 , ..., x 7 ∈{0,1}. At the output of the proposed module, we get

Figure 00000003
Figure 00000003

где

Figure 00000004
и Maj(x1,…,х7) есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов x1,…,x7.where
Figure 00000004
and Maj(x 1 ,…,x 7 ) are respectively the symbols of operations AND, OR and the majority function of the seven arguments x 1 ,…,x 7 .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами.The above information allows us to conclude that the proposed majority module implements the majority function of seven arguments - input binary signals and has less hardware costs compared to the prototype.

Claims (1)

Мажоритарный модуль, содержащий десять элементов «2И» и десять элементов «2ИЛИ», причем первый, второй входы k-го
Figure 00000005
и первый вход m-го
Figure 00000006
элементов «2ИЛИ» соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов «2И», а второй вход четвертого и первый, второй входы первого элементов «2И» подключены соответственно к выходу второго элемента «2И» и первому, второму входам мажоритарного модуля, отличающийся тем, что выходы первого, третьего элементов «2И» и выход k-го элемента «2ИЛИ» соединены соответственно с первыми входами шестого, восьмого элементов «2ИЛИ» и первым входом (k+5)-го элемента «2И», первые входы (k+2)-х элементов «2И», «2ИЛИ» и первый, второй входы третьего элемента «2ИЛИ» подключены соответственно к вторым входам (9-m)-х элементов «2ИЛИ», «2И» и выходам девятого, десятого элементов «2ИЛИ», второй вход (m+2)-го элемента «2И» и второй вход (k+5)-го, первый, второй входы (m+5)-го элементов «2ИЛИ» соединены соответственно с первым входом (9-m)-го элемента «2ИЛИ» и выходами (k+5)-го, (m+5)-го, m-го элементов «2И», а первый, второй входы (m+5)-го элемента «2И» и выход восьмого элемента «2ИЛИ» подключены соответственно к выходам (m+2)-го, m-го элементов «2ИЛИ» и выходу мажоритарного модуля, третий, (m+2)-й и четвертый, пятый входы которого соединены соответственно с вторыми входами шестого, (m+3)-го и первым, вторым входами второго элементов «2И».The majority module containing ten elements "2AND" and ten elements "2OR", and the first, second inputs of the k-th
Figure 00000005
and the first input of the m-th
Figure 00000006
elements "2OR" are connected respectively to the first, second inputs of the k-th and the first input of the m-th elements "2I", and the second input of the fourth and the first, second inputs of the first elements "2I" are connected respectively to the output of the second element "2I" and the first , the second inputs of the majority module, characterized in that the outputs of the first, third elements "2AND" and the output of the k-th element "2OR" are connected respectively to the first inputs of the sixth, eighth elements "2OR" and the first input of the (k + 5)th element "2AND", the first inputs of the (k+2)th elements "2AND", "2OR" and the first, second inputs of the third element "2OR" are connected respectively to the second inputs of the (9-m)th elements "2OR", "2AND "and the outputs of the ninth, tenth elements "2OR", the second input of the (m+2)th element "2AND" and the second input of the (k+5)th, first, second inputs of the (m+5)th elements "2OR" are connected respectively to the first input of the (9-m)-th element "2OR" and the outputs of the (k+5)-th, (m+5)-th, m-th elements "2AND", and the first, second inputs (m+ 5)th element "2I" and the output of the eighth element and "2OR" are connected respectively to the outputs of the (m+2)-th, m-th "2OR" elements and the output of the majority module, the third, (m+2)-th and fourth, the fifth inputs of which are connected respectively to the second inputs of the sixth, (m+3)-th and first, second inputs of the second element "2I".
RU2021109177A 2021-04-02 2021-04-02 Majority module RU2764709C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021109177A RU2764709C1 (en) 2021-04-02 2021-04-02 Majority module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021109177A RU2764709C1 (en) 2021-04-02 2021-04-02 Majority module

Publications (1)

Publication Number Publication Date
RU2764709C1 true RU2764709C1 (en) 2022-01-19

Family

ID=80040616

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021109177A RU2764709C1 (en) 2021-04-02 2021-04-02 Majority module

Country Status (1)

Country Link
RU (1) RU2764709C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2787339C1 (en) * 2022-03-18 2023-01-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
RU2700554C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700555C1 (en) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700553C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700552C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
RU2700554C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700553C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700552C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700555C1 (en) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2787339C1 (en) * 2022-03-18 2023-01-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Similar Documents

Publication Publication Date Title
RU2700554C1 (en) Majority module
RU2701461C1 (en) Majority module
RU2704735C1 (en) Threshold module
RU2472209C1 (en) Logic module
RU2764709C1 (en) Majority module
RU2703675C1 (en) Logic converter
RU2641454C2 (en) Logic converter
RU2629451C1 (en) Logic converter
RU2697727C2 (en) Majority module
RU2710877C1 (en) Majority module
RU2543307C2 (en) Rank filter
RU2700552C1 (en) Majority module
RU2714216C1 (en) Threshold module
RU2775589C1 (en) Majority module
RU2621376C1 (en) Logic module
RU2709664C1 (en) Threshold module
RU2787339C1 (en) Majority module
RU2762545C1 (en) Majority module
RU2718209C1 (en) Logic module
RU2787336C1 (en) Threshold module
RU2700556C1 (en) Logic converter
RU2778677C1 (en) Majority module
RU2776922C1 (en) Majority module
RU2776923C1 (en) Majority module
RU2791461C1 (en) Majority module