RU2700555C1 - Majority module - Google Patents
Majority module Download PDFInfo
- Publication number
- RU2700555C1 RU2700555C1 RU2018133724A RU2018133724A RU2700555C1 RU 2700555 C1 RU2700555 C1 RU 2700555C1 RU 2018133724 A RU2018133724 A RU 2018133724A RU 2018133724 A RU2018133724 A RU 2018133724A RU 2700555 C1 RU2700555 C1 RU 2700555C1
- Authority
- RU
- Russia
- Prior art keywords
- majority
- group
- input
- elements
- subgroup
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.
Известны мажоритарные модули (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые могут быть использованы для реализации мажоритарной функции Maj(х1, …, х5)=х1х2х3 ∨ х1х2х4 ∨ х1х2х5 ∨ х1х3х4 ∨ х1х3х5 ∨ х1х4х5 ∨ х2х3х4 ∨ х2х3х5 ∨ х2х4х5 ∨ х3х4х5 пяти аргументов - входных двоичных сигналов х1, …, х5 ∈ {0,1} либо дизъюнкции (конъюнкции) тех же пяти аргументов.Majority modules are known (RF patent 2294007, CL G06F 7/57, 2007; RF patent 2393527, CL G06F 7/57, 2010) that can be used to implement the Maj majority function (x 1 , ..., x 5 ) = x 1 x 2 x 3 ∨ x 1 x 2 x 4 ∨ x 1 x 2 x 5 ∨ x 1 x 3 x 4 ∨ x 1 x 3 x 5 ∨ x 1 x 4 x 5 ∨ x 2 x 3 x 4 ∨ x 2 x 3 x 5 ∨ x 2 x 4 x 5 ∨ x 3 x 4 x 5 five arguments - input binary signals x 1 , ..., x 5 ∈ {0,1} or a disjunction (conjunction) of the same five arguments.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше пяти.The reason that impedes the achievement of the technical result indicated below when using the known majority modules includes limited functionality due to the fact that the majority function doesn’t implement n arguments - binary input signals or disjunction (conjunction) of the same n arguments, where n is an odd number which is more than five.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2580801, кл. G06F 7/57, 2016 г.), который содержит девять мажоритарных элементов и реализует мажоритарную функцию Maj(xl, …, x5) = х1х2х3 ∨ х1х2х4 ∨ х1х2х5 ∨ x1x3x4 ∨ х1х3х5 ∨ х1х4х5 ∨ х2х3х4 ∨ х2х3х5 ∨ х2х4х5 ∨ x3x4x5 пяти аргументов - входных двоичных сигналов x1, …, x5 ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же пяти аргументов.The closest device of the same purpose to the claimed invention in terms of features is the majority module adopted for the prototype (RF patent 2580801, class G06F 7/57, 2016), which contains nine majority elements and implements the majority function Maj (x l , ... , x 5 ) = x 1 x 2 x 3 ∨ x 1 x 2 x 4 ∨ x 1 x 2 x 5 ∨ x 1 x 3 x 4 ∨ x 1 x 3 x 5 ∨ x 1 x 4 x 5 ∨ x 2 x 3 x 4 ∨ x 2 x 3 x 5 ∨ x 2 x 4 x 5 ∨ x 3 x 4 x 5 of the five arguments - input binary signals x 1 , ..., x 5 ∈ {0,1} or a disjunction (conjunction) of the same five arguments.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше пяти.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, due to the fact that the implementation of the majority function of n arguments is not performed - binary input signals or disjunction (conjunction) of the same n arguments, where n is an odd number, which more than five.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.The technical result of the invention is the expansion of functionality by ensuring the implementation of a majority function of n arguments — binary input signals or disjunction (conjunction) of the same n arguments, where n is an odd number that is greater than or equal to five.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем девять мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что в него дополнительно введены аналогичные упомянутым мажоритарные элементы, все мажоритарные элементы сгруппированы в m+1 групп так, что первая, (m+1)-я группы содержат по m-1 мажоритарных элементов, а i-я группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из m-2 и Ni-1 мажоритарных элементов, в первой, (m+1)-й группах и в каждой подгруппе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, в i-й группе выход (m-2)-го мажоритарного элемента первой подгруппы и выход (m-2)-го мажоритарного элемента k-й подгруппы подключены соответственно к второму входу первого мажоритарного элемента (Ni-1+1)-й подгруппы и третьему входу (k-1)-го мажоритарного элемента (Ni-1+1)-й подгруппы, выход (m-l)-го мажоритарного элемента первой группы и выход Ni-1-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы соединены соответственно с вторым входом первого мажоритарного элемента (m+1)-й группы и третьим входом (i-1)-го мажоритарного элемента (m+1)-й группы, а первый вход (k-1)-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы, первый вход (i-1)-го мажоритарного элемента (m+1)-й группы и выход (m-1)-го мажоритарного элемента (m+1)-й группы подключены соответственно к первому настроечному входу и выходу мажоритарного модуля, второй настроечный вход которого соединен с первыми входами всех мажоритарных элементов первой группы, первым входом r-го мажоритарного элемента j-й подгруппы i-й группы и первым входом Ni-1-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы, при этом m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти.The specified technical result during the implementation of the invention is achieved by the fact that in the majority module containing nine majority elements that have three inputs, the peculiarity lies in the fact that additional majority elements similar to those mentioned above are additionally introduced into it, all the majority elements are grouped in m + 1 groups so , that the first, (m + 1) -th groups contain m-1 majority elements, and the i-th the group contains the jth and (N i-1 + 1) -th subgroups, formed respectively from m-2 and N i-1 majority elements, in the first, (m + 1) -th groups and in each subgroup the output of the previous majority element is connected to the second input subsequent majority element, in the i-th group, the output of the (m-2) -th majority element of the first subgroup and the output of the (m-2) -th majority element of the k-th subgroups are connected respectively to the second input of the first majority element (N i-1 + 1) of the subgroup and the third input of the (k-1) -th majority element (N i-1 + 1) of the subgroup, output (ml) of the the majority element of the first group and the output of the N i-1st majority element (N i-1 +1) of the subgroup of the i-th group are connected respectively to the second input of the first majority element of the (m + 1) -th group and the third input (i -1) -th majority element of the (m + 1) -th group, and the first input of the (k-1) -th majority element (N i-1 +1) of the subgroup of the i-th group, the first input (i-1 ) of the majority element (m The +1) -th group and the output of the (m-1) -th majority element of the (m + 1) -th group are connected respectively to the first tuning input and the output of the majority module, the second tuning input of which is connected to the first inputs of all majority elements of the first group, the first input of the rth the majority element of the j-th subgroup of the i-th group and the first input of the N i-1- th majority element (N i-1 +1) of the sub-group of the i-th group, while m = 0.5 × (n + 1), n is an odd number that is greater than or equal to five.
На чертеже представлена схема предлагаемого мажоритарного модуля.The drawing shows a diagram of the proposed majority module.
Мажоритарный модуль содержит m+1 групп мажоритарных элементов, имеющих по три входа, причем первая группа образована из мажоритарных элементов группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из мажоритарных элементов (m+1)-я группа образована из мажоритарных элементов в первой, (m+1)-й группах и в каждой подгруппе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, выходы элементов подключены соответственно к второму входу элемента и третьему входу элемента выходы элементов соединены соответственно с вторым входом элемента и третьим входом элемента а первые входы элементов и выход элемента подключены соответственно к первому настроечному входу и выходу мажоритарного модуля, второй настроечный вход которого соединен с первыми входами элементов при этом m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти.The majority module contains m + 1 groups of majority elements having three inputs, and the first group is formed of majority elements the group contains the jth and (N i-1 + 1) th subgroups formed respectively from majority elements The (m + 1) th group is formed of majority elements in the first, (m + 1) th groups and in each subgroup, the output of the previous majority element is connected to the second input of the subsequent majority element, the outputs of the elements connected respectively to the second input of the element and the third input of the element element outputs connected respectively to the second input of the element and the third input of the element and the first inputs of the elements and element output connected respectively to the first tuning input and the output of the majority module, the second tuning input of which is connected to the first inputs of the elements wherein m = 0.5 × (n + 1), n is an odd number that is greater than or equal to five.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые двоичные сигналы y1, у2. На второй вход элемента и третьи входы элементов (m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти) подаются соответственно входные двоичные сигналы х1 и х2, …, xm. На второй вход элемента и третий вход элемента подаются соответственно входные двоичные сигналы xj1 и xj(r+1) (xj1, …, xj(m-1) ∈ {x1, …, xm+i-2}, 1≤j1<…<j(m-1)≤m+i-2) так, чтобы наборы были неповторяющимися. На третий вход элемента подается входной двоичный сигнал xm+i-1.The work of the proposed majority module is as follows. At its first, second tuning inputs, the necessary binary signals y 1 , y 2 are respectively fixed. To the second input of the element and third element inputs (m = 0.5 × (n + 1), n is an odd number that is greater than or equal to five), binary input signals x 1 and x 2 , ..., x m , respectively, are supplied. To the second input of the element and the third input of the element input binary signals x j1 and x j (r + 1) (x j1, ..., x j (m-1) ∈ {x 1, ..., x m + i-2 }, 1≤j1 <... <j (m-1) ≤m + i-2) so that the sets were non-repeating. To the third input of the element input binary signal x m + i-1 .
Сигнал на выходе трехвходового мажоритарного элемента равен 1 (0) только тогда, когда на двух или на трех входах этого элемента действуют сигналы, равные 1 (0). Следовательно, если на первом входе любого из мажоритарных элементов предлагаемого мажоритарного модуля фиксируется 1 (0), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на двух других его входах. Таким образом, на выходе предлагаемого модуля получимThe signal at the output of a three-input majority element is 1 (0) only when signals equal to 1 (0) act on two or three inputs of this element. Therefore, if 1 (0) is fixed at the first input of any of the majority elements of the proposed majority module, this element will perform an OR (AND) operation on signals acting on its other two inputs. Thus, at the output of the proposed module, we obtain
где ∨ и ⋅, ∧ есть символы операций ИЛИ и И; есть число сочетаний из m+i-2 по m-1; xg1, …, xgm ∈ {х1, …, xn} (1≤q1<…<qm≤n); where ∨ and ⋅, ∧ are the symbols of the operations OR and AND; there is the number of combinations from m + i-2 to m-1; x g1 , ..., x gm ∈ {x 1 , ..., x n } (1≤q1 <... <qm≤n);
есть количество неповторяющихся конъюнкций х11⋅…⋅x1m, …, xN1⋅…⋅xNm, определяемое как число сочетаний из n по m. Равенство получено на основе известного свойства сочетаний (см. равенство (16) на стр. 54 в книге Виленкин Н.Я. Комбинаторика. - М.: Наука, 1969 г.). Ниже в качестве примера представлены соотношения, которые порождает указанная в третьей сверху строке выражения (1) формула при n=5 и при n=7:there is the number of non-repeating conjunctions x 11 ⋅ ... ⋅x 1m , ..., x N1 ⋅ ... ⋅x Nm , defined as the number of combinations of n by m. Equality obtained on the basis of the well-known property of combinations (see equality (16) on page 54 in the book by N.Y. Vilenkin Combinatorics. - M .: Nauka, 1969). Below, as an example, we present the relationships generated by the formula indicated in the third line of the expression above (1) for n = 5 and n = 7:
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.The above information allows us to conclude that the proposed majority module has a wider functionality compared to the prototype, since it implements the majority function of n arguments - input binary signals or a disjunction (conjunction) of the same n arguments, where n is an odd number that is greater than or equal to five.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018133724A RU2700555C1 (en) | 2018-09-24 | 2018-09-24 | Majority module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018133724A RU2700555C1 (en) | 2018-09-24 | 2018-09-24 | Majority module |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2700555C1 true RU2700555C1 (en) | 2019-09-17 |
Family
ID=67989954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018133724A RU2700555C1 (en) | 2018-09-24 | 2018-09-24 | Majority module |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2700555C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2764709C1 (en) * | 2021-04-02 | 2022-01-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Majority module |
RU2775573C1 (en) * | 2021-06-17 | 2022-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Majority module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910173B2 (en) * | 2000-08-08 | 2005-06-21 | The Board Of Trustees Of The Leland Stanford Junior University | Word voter for redundant systems |
RU2287897C1 (en) * | 2005-05-11 | 2006-11-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Majority module |
RU2580801C1 (en) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Majority module |
RU2618899C1 (en) * | 2015-12-11 | 2017-05-11 | Олег Александрович Козелков | Majoritary module |
RU2619197C1 (en) * | 2016-01-21 | 2017-05-12 | Межрегиональное общественное учреждение "Институт инженерной физики" | Majority element "4 and more of 7" |
-
2018
- 2018-09-24 RU RU2018133724A patent/RU2700555C1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910173B2 (en) * | 2000-08-08 | 2005-06-21 | The Board Of Trustees Of The Leland Stanford Junior University | Word voter for redundant systems |
RU2287897C1 (en) * | 2005-05-11 | 2006-11-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Majority module |
RU2580801C1 (en) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Majority module |
RU2618899C1 (en) * | 2015-12-11 | 2017-05-11 | Олег Александрович Козелков | Majoritary module |
RU2619197C1 (en) * | 2016-01-21 | 2017-05-12 | Межрегиональное общественное учреждение "Институт инженерной физики" | Majority element "4 and more of 7" |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2764709C1 (en) * | 2021-04-02 | 2022-01-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Majority module |
RU2775573C1 (en) * | 2021-06-17 | 2022-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Majority module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2287897C1 (en) | Majority module | |
RU2701461C1 (en) | Majority module | |
RU2700555C1 (en) | Majority module | |
RU2621281C1 (en) | Logic converter | |
RU2641454C2 (en) | Logic converter | |
RU2700553C1 (en) | Majority module | |
RU2701464C1 (en) | Logic converter | |
RU2300137C1 (en) | Majority module | |
RU2703675C1 (en) | Logic converter | |
RU2700557C1 (en) | Logic converter | |
RU2710877C1 (en) | Majority module | |
RU2676886C1 (en) | Ranked filter | |
RU2676888C1 (en) | Logical module | |
RU2758188C1 (en) | Logic module | |
RU2700556C1 (en) | Logic converter | |
RU2787336C1 (en) | Threshold module | |
RU2776920C1 (en) | Logic module | |
RU2768627C1 (en) | Logic converter | |
RU2758187C1 (en) | Logic module | |
RU2757819C1 (en) | Majority module | |
RU2242044C1 (en) | Majority module | |
RU2700550C1 (en) | Logic module | |
RU2704737C1 (en) | Logic module | |
RU2762547C1 (en) | Threshold module | |
RU2703352C1 (en) | Device for selecting binary numbers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200925 |