RU2543307C2 - Rank filter - Google Patents

Rank filter Download PDF

Info

Publication number
RU2543307C2
RU2543307C2 RU2013131885/08A RU2013131885A RU2543307C2 RU 2543307 C2 RU2543307 C2 RU 2543307C2 RU 2013131885/08 A RU2013131885/08 A RU 2013131885/08A RU 2013131885 A RU2013131885 A RU 2013131885A RU 2543307 C2 RU2543307 C2 RU 2543307C2
Authority
RU
Russia
Prior art keywords
inputs
input
relators
control
rank filter
Prior art date
Application number
RU2013131885/08A
Other languages
Russian (ru)
Other versions
RU2013131885A (en
Inventor
Дмитрий Васильевич Андреев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2013131885/08A priority Critical patent/RU2543307C2/en
Publication of RU2013131885A publication Critical patent/RU2013131885A/en
Application granted granted Critical
Publication of RU2543307C2 publication Critical patent/RU2543307C2/en

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: rank filter is intended for the rank processing of analogue signals and can be used in analogue computational systems as a data preprocessing facility. Each of the ten relators (11,…,110) of the rank filter contains a comparator unit (2), EXCLUSIVE OR element (3), closing and opening keys (41 and 42).
EFFECT: functionality expansion owing to the implementation of selecting of minimum, supraminimum, submaximum or maximum out of five analogue input signals.
2 dwg

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны ранговые фильтры (см., например, фиг.1 в описании изобретения к патенту РФ 2284652, кл. G06G 7/52, 2006 г.), которые содержат реляторы и реализуют выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов.Known rank filters (see, for example, figure 1 in the description of the invention to the patent of the Russian Federation 2284652, CL G06G 7/52, 2006), which contain relators and implement the choice of the minimum, supraminimum, submaximal or maximum of the four input analog signals .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых фильтров, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных аналоговых сигналов.The reason that impedes the achievement of the technical result indicated below when using known rank filters includes limited functionality due to the fact that five input analog signals are not allowed to be processed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый фильтр (фиг.1 в описании изобретения к патенту РФ 2284650, кл. G06G 7/52, 2006 г.), который содержит реляторы и реализует выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов.The closest device of the same purpose to the claimed invention in terms of features is the rank filter adopted for the prototype (Fig. 1 in the description of the invention to RF patent 2284650, class G06G 7/52, 2006), which contains relators and implements the choice of the minimum supraminimum, submaximal, or maximum of four analog input signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных аналоговых сигналов.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that it is not allowed to process five input analog signals.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации выбора минимального, супраминимального, субмаксимального или максимального из пяти входных аналоговых сигналов.The technical result of the invention is the expansion of functionality by providing the implementation of the choice of the minimum, supraminimum, submaximal or maximum of the five input analog signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом фильтре, содержащем восемь реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, входы управления шестого, четвертого и объединенные входы управления первого, второго, третьего, восьмого реляторов соединены соответственно с входом управления пятого релятора, вторым и первым управляющими входами рангового фильтра, второй, третий, четвертый и первый информационные входы которого подключены соответственно к вторым входам первого, второго, третьего и первому входу первого реляторов, особенность заключается в том, что в него введены аналогичные вышеупомянутым девятый и десятый реляторы, выходы i-го

Figure 00000001
, j-го (
Figure 00000002
) и k-го
Figure 00000003
реляторов соединены соответственно с первым входом (i+1)-го, вторым входом (j-2)-го и (k-8)-ым входом восьмого реляторов, а выходы первого, второго и шестого реляторов подключены соответственно к первым входам девятого, седьмого реляторов и выходу рангового фильтра, первый, второй, третий, четвертый, пятый информационные, первый и второй управляющие входы которого соединены соответственно с первым, вторым входами десятого, вторыми входами девятого, седьмого, четвертого, входом управления пятого и объединенными входами управления седьмого, девятого, десятого реляторов.The specified technical result in the implementation of the invention is achieved by the fact that in a rank filter containing eight relators, each of which contains a comparator connected by the output to the first input of the EXCLUSIVE OR element, the second input of which is the relay control input, and the output is connected to the control input of the closing and disconnecting keys whose outputs are combined and form the output of the relator, the first and second inputs of which are the non-inverting and inverting inputs of the comparator, respectively, respectively to the inputs of the closing and disconnecting keys, the control inputs of the sixth, fourth and combined control inputs of the first, second, third, eighth relators are connected respectively to the control input of the fifth relator, the second and first control inputs of the rank filter, the second, third, fourth and first information the inputs of which are connected respectively to the second inputs of the first, second, third and first inputs of the first relators, the peculiarity is that similar to the above fifth ninth and tenth relators, the outputs of the i-th
Figure 00000001
, j-th (
Figure 00000002
) and k
Figure 00000003
the relators are connected respectively to the first input of the (i + 1) -th, second input of the (j-2) -th and (k-8) -th input of the eighth relator, and the outputs of the first, second and sixth relators are connected respectively to the first inputs of the ninth, the seventh relators and the output of the rank filter, the first, second, third, fourth, fifth information inputs, the first and second control inputs of which are connected respectively to the first, second inputs of the tenth, the second inputs of the ninth, seventh, fourth, the control input of the fifth and the combined control inputs of the seventh, nine wow, tenth of relators.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового фильтра и схема релятора, использованного при построении указанного фильтра.Figure 1 and figure 2 presents respectively a diagram of the proposed rank filter and a diagram of the relator used in the construction of the specified filter.

Ранговый фильтр содержит реляторы 11,…,110. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 41 и 42. Выходы реляторов li

Figure 00000004
, lj
Figure 00000005
и lk
Figure 00000006
Figure 00000007
соединены соответственно с первым входом релятора 1i+1, вторым входом релятора 1j-2 и (k-8)-ым входом релятора 18, а выходы реляторов 11 12 и 16 подключены соответственно к первым входам реляторов 19, 17 и выходу рангового фильтра, пятый и первый, второй, третий, четвертый информационные, первый и второй управляющие входы которого соединены соответственно с вторым входом релятора 14 и объединенными первыми входами реляторов 11, 110, объединенными вторыми входами реляторов 11 110, объединенными вторыми входами реляторов 12, 19, объединенными вторыми входами реляторов 13, 17, объединенными входами управления реляторов 11, 12, 13 15, 16, 18 и объединенными входами управления реляторов 14, 17, 19, 110.The rank filter contains relators 1 1 , ..., 1 10 . Each relator contains a comparator 2, connected by the output to the first input of the EXCLUSIVE OR 3 element, the second input of which is the relay control input, and the output is connected to the control input of the closing and disconnecting keys 4 1 and 4 2 , the outputs of which are combined to form the relay output, the first and the second inputs of which are respectively the non-inverting and inverting inputs of the comparator 2, connected respectively to the inputs of the keys 4 1 and 4 2 . Relay outputs l i
Figure 00000004
, l j
Figure 00000005
and l k
Figure 00000006
Figure 00000007
connected respectively to the first input of the relator 1 i + 1 , the second input of the relay 1 j-2 and the (k-8) -th input of the relator 1 8 , and the outputs of the relators 1 1 1 2 and 1 6 are connected respectively to the first inputs of the relators 1 9 , 1 7 and the output of a rank filter, the fifth and first, second, third, fourth information, first and second control inputs of which are connected respectively to the second input of the relator 1 4 and the combined first inputs of the relators 1 1 , 1 10 , combined by the second inputs of the relators 1 1 1 10, the combined second inputs relators January 2, January 9, combining the second inputs relators March 1, 1 to 7 combined control inputs relators January 1 1 2 1 3 1 5, 1 6 and 1 August combined control inputs relators 1 to 4, July 1 1 9 10 January.

Работа предлагаемого рангового фильтра осуществляется следующим образом. На его первый,…,пятый информационные входы подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) x1,…,x5; на его первом и втором управляющих входах фиксируются соответственно необходимые управляющие сигналы ƒ1, и ƒ2, ƒ1, ƒ2 ∈ {0,1}. Если на входе управления релятора присутствует логический “0” (логическая “1”) и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 41 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 42 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический “0” (логическая “1”), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, операция, воспроизводимая предлагаемым фильтром, определяется выражениемThe work of the proposed rank filter is as follows. At its first, ..., fifth information inputs, respectively, the analog signals (voltages) x 1 , ..., x 5 to be processed are fed; the necessary control signals ƒ 1 , and ƒ 2 , ƒ 1 , ƒ 2 ∈ {0,1} are respectively fixed on its first and second control inputs. If at the control input of the relator there is a logical “0” (logical “1”) and the signal at its first input is more or less than the signal at its second input, then key 4 1 is respectively closed (open) or open (closed), and key 4 2 respectively open (closed) or closed (open). Therefore, if at the control input of the relator there is a logical “0” (logical “1”), then this relator will select at its output the largest (smallest) of the signals acting on its first and second inputs. Thus, the operation reproduced by the proposed filter is determined by the expression

Figure 00000008
,
Figure 00000008
,

где символами

Figure 00000009
и · обозначены соответственно операции max и min.where symbols
Figure 00000009
and · operations max and min respectively are designated.

Вышеизложенные сведения позволяют сделать вывод, что ранговый фильтр (фиг.1) обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует выбор минимального, супраминимального, субмаксимального или максимального из пяти входных аналоговых сигналов.The above information allows us to conclude that the ranking filter (figure 1) has a wider functionality compared to the prototype, as it implements the choice of the minimum, supraminimum, submaximal or maximum of five input analog signals.

Claims (1)

Ранговый фильтр, содержащий восемь реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, причем входы управления шестого, четвертого и объединенные входы управления первого, второго, третьего, восьмого реляторов соединены соответственно с входом управления пятого релятора, вторым и первым управляющими входами рангового фильтра, второй, третий, четвертый и первый информационные входы которого подключены соответственно к вторым входам первого, второго, третьего и первому входу первого реляторов, отличающийся тем, что в него введены аналогичные вышеупомянутым девятый и десятый реляторы, выходы i-го
Figure 00000010
, j-го
Figure 00000011
и k-го
Figure 00000012
реляторов соединены соответственно с первым входом (i+1)-го, вторым входом (j-2)-го и (k-8)-ым входом восьмого реляторов, а выходы первого, второго и шестого реляторов подключены соответственно к первым входам девятого, седьмого реляторов и выходу рангового фильтра, первый, второй, третий, четвертый, пятый информационные, первый и второй управляющие входы которого соединены соответственно с первым, вторым входами десятого, вторыми входами девятого, седьмого, четвертого, входом управления пятого и объединенными входами управления седьмого, девятого, десятого реляторов.
A rank filter containing eight relators, each of which contains a comparator connected by an output to the first input of an EXCLUSIVE OR element, the second input of which is a relator control input, and the output is connected to the control input of the closing and disconnecting keys, the outputs of which are combined to form the relay output, the first and the second inputs of which are, respectively, the non-inverting and inverting inputs of the comparator, connected respectively to the inputs of the closing and opening keys, and the control inputs the sixth, fourth and combined control inputs of the first, second, third, eighth relators are connected respectively to the control input of the fifth relator, the second and first control inputs of the rank filter, the second, third, fourth and first information inputs of which are connected respectively to the second inputs of the first, second, the third and first input of the first relators, characterized in that the ninth and tenth relators are introduced into it, outputs of the i-th
Figure 00000010
j
Figure 00000011
and k-th
Figure 00000012
the relators are connected respectively to the first input of the (i + 1) -th, second input of the (j-2) -th and (k-8) -th input of the eighth relator, and the outputs of the first, second and sixth relators are connected respectively to the first inputs of the ninth, the seventh relators and the output of the rank filter, the first, second, third, fourth, fifth information inputs, the first and second control inputs of which are connected respectively to the first, second inputs of the tenth, the second inputs of the ninth, seventh, fourth, the control input of the fifth and the combined control inputs of the seventh, nine wow, tenth of relators.
RU2013131885/08A 2013-07-09 2013-07-09 Rank filter RU2543307C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013131885/08A RU2543307C2 (en) 2013-07-09 2013-07-09 Rank filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013131885/08A RU2543307C2 (en) 2013-07-09 2013-07-09 Rank filter

Publications (2)

Publication Number Publication Date
RU2013131885A RU2013131885A (en) 2015-01-20
RU2543307C2 true RU2543307C2 (en) 2015-02-27

Family

ID=53280631

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013131885/08A RU2543307C2 (en) 2013-07-09 2013-07-09 Rank filter

Country Status (1)

Country Link
RU (1) RU2543307C2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2580805C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2602382C1 (en) * 2015-05-12 2016-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2630395C1 (en) * 2016-03-09 2017-09-07 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2284650C1 (en) * 2005-04-22 2006-09-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Rank filter
RU2284652C1 (en) * 2005-04-22 2006-09-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Rank filter
EP1130774B1 (en) * 2000-02-29 2008-08-06 EADS Deutschland Gmbh Method and device for the realisation of rank order filters
US8005881B1 (en) * 2007-03-02 2011-08-23 Xilinx, Inc. Scalable architecture for rank order filtering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130774B1 (en) * 2000-02-29 2008-08-06 EADS Deutschland Gmbh Method and device for the realisation of rank order filters
RU2284650C1 (en) * 2005-04-22 2006-09-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Rank filter
RU2284652C1 (en) * 2005-04-22 2006-09-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Rank filter
US8005881B1 (en) * 2007-03-02 2011-08-23 Xilinx, Inc. Scalable architecture for rank order filtering

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2580805C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2602382C1 (en) * 2015-05-12 2016-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2630395C1 (en) * 2016-03-09 2017-09-07 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter

Also Published As

Publication number Publication date
RU2013131885A (en) 2015-01-20

Similar Documents

Publication Publication Date Title
RU2580801C1 (en) Majority module
RU2602382C1 (en) Ranked filter
RU2517720C1 (en) Logic converter
RU2700554C1 (en) Majority module
RU2543307C2 (en) Rank filter
RU2417404C1 (en) Logic converter
RU2472209C1 (en) Logic module
RU2542893C1 (en) Rank filter
RU2641454C2 (en) Logic converter
RU2629451C1 (en) Logic converter
RU2710866C1 (en) Rank filter
RU2702968C1 (en) Rank filter
RU2284650C1 (en) Rank filter
RU2620199C1 (en) Rank filter
RU2621376C1 (en) Logic module
RU2697727C2 (en) Majority module
RU2621280C1 (en) Binary number comparator
RU2634229C1 (en) Logical converter
RU2629450C1 (en) Ranked filter
RU2676424C1 (en) Analog processor
RU2230360C1 (en) Rank filter
RU2630395C1 (en) Ranked filter
RU2676886C1 (en) Ranked filter
RU2629452C1 (en) Logic converter
RU2676422C1 (en) Analog processor

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150710