RU2542893C1 - Rank filter - Google Patents

Rank filter Download PDF

Info

Publication number
RU2542893C1
RU2542893C1 RU2013149520/08A RU2013149520A RU2542893C1 RU 2542893 C1 RU2542893 C1 RU 2542893C1 RU 2013149520/08 A RU2013149520/08 A RU 2013149520/08A RU 2013149520 A RU2013149520 A RU 2013149520A RU 2542893 C1 RU2542893 C1 RU 2542893C1
Authority
RU
Russia
Prior art keywords
relator
inputs
relators
input
output
Prior art date
Application number
RU2013149520/08A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2013149520/08A priority Critical patent/RU2542893C1/en
Application granted granted Critical
Publication of RU2542893C1 publication Critical patent/RU2542893C1/en

Links

Images

Landscapes

  • Radio Relay Systems (AREA)

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: device comprises ten relators, each having a comparator, an XOR element, a closing switch and an opening switch.
EFFECT: broader functional capabilities by enabling selection of the minimum, supraminimum, submaximum or maximum of five input analogue signals.
2 dwg

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны ранговые фильтры (см., например, фиг.1 в описании изобретения к патенту РФ 2192045, кл. G06G 7/52, 2002 г.), которые содержат реляторы и реализуют выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов.Known rank filters (see, for example, figure 1 in the description of the invention to the patent of the Russian Federation 2192045, class G06G 7/52, 2002), which contain relators and implement the choice of the minimum, supraminimum, submaximal or maximum of the four input analog signals .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых фильтров, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных аналоговых сигналов.The reason that impedes the achievement of the technical result indicated below when using known rank filters includes limited functionality due to the fact that five input analog signals are not allowed to be processed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый фильтр (фиг.1 в описании изобретения к патенту РФ 2284650, кл. G06G 7/52, 2006 г.), который содержит реляторы и реализует выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно 4τР, где τР есть время задержки релятора.The closest device of the same purpose to the claimed invention in terms of features is the rank filter adopted for the prototype (Fig. 1 in the description of the invention to RF patent 2284650, class G06G 7/52, 2006), which contains relators and implements the choice of the minimum supraminimum, submaximal, or maximum of four analog input signals. Moreover, the maximum delay time of the signal propagation in the prototype is 4τ P , where τ P is the delay time of the relator.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных аналоговых сигналов.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that it is not allowed to process five input analog signals.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации выбора минимального, супраминимального, субмаксимального или максимального из пяти входных аналоговых сигналов при сохранении быстродействия прототипа.The technical result of the invention is the expansion of functionality by providing the implementation of the choice of the minimum, supraminimum, submaximal or maximum of five input analog signals while maintaining the speed of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом фильтре, содержащем восемь реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, особенность заключается в том, что в него введены два аналогичных вышеупомянутым релятора, все реляторы сгруппированы в четыре группы так, что i-я

Figure 00000001
группа содержит 5-i реляторов, в каждой группе кроме четвертой выход предыдущего релятора соединен с первым входом последующего релятора, выход (5-j)-го релятора j-й
Figure 00000002
группы подключен к второму входу (6-j)-го релятора (j-1)-й группы, первый и второй входы второго релятора первой группы соединены соответственно с вторым и первым входами второго релятора второй группы, а объединенные входы управления первого, второго, четвертого реляторов первой, первого, третьего реляторов второй, второго релятора третьей групп и объединенные входы управления третьего релятора первой, второго релятора второй, первых реляторов третьей, четвертой групп подключены соответственно к первому и второму управляющим входам рангового фильтра, выход которого соединен с выходом четвертого релятора первой группы.The specified technical result in the implementation of the invention is achieved by the fact that in a rank filter containing eight relators, each of which contains a comparator connected by the output to the first input of the EXCLUSIVE OR element, the second input of which is the relay control input, and the output is connected to the control input of the closing and disconnecting keys whose outputs are combined and form the output of the relator, the first and second inputs of which are the non-inverting and inverting inputs of the comparator, respectively, nye, respectively, to the inputs of the NO and NC key feature is that two similar relator above all relators are grouped into four groups introduced into it so that the i-th
Figure 00000001
the group contains 5-i relators, in each group except the fourth the output of the previous relator is connected to the first input of the subsequent relator, the output of the (5-j) -th relay of the j-th
Figure 00000002
group is connected to the second input of the (6-j) -th relay of the (j-1) -th group, the first and second inputs of the second relator of the first group are connected respectively to the second and first inputs of the second relay of the second group, and the combined control inputs of the first, second, the fourth relators of the first, first, third relators of the second, second relator of the third group and the combined control inputs of the third relator of the first, second relator of the second, first relators of the third, fourth groups are connected respectively to the first and second control inputs of the ranks filter, the output of which is connected to the output of the fourth relay of the first group.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового фильтра и схема релятора, использованного при построении указанного фильтра.Figure 1 and figure 2 presents respectively a diagram of the proposed rank filter and a diagram of the relator used in the construction of the specified filter.

Ранговый фильтр содержит реляторы 111, …, 114, 121, …, 123, 131, 132, 141. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 41 и 42. Все реляторы сгруппированы так, что i-я

Figure 00000001
группа содержит реляторы 1i1, …, 1i(5-i), в каждой группе кроме четвертой выход предыдущего релятора соединен с первым входом последующего релятора, выход релятора 1j(5-j)
Figure 00000002
подключен к второму входу релятора 1(j-1)(6-j), первый и второй входы релятора 112 соединены соответственно с вторым и первым входами релятора 122, а объединенные входы управления реляторов 111, 112, 114, 121, 123, 132 и объединенные входы управления реляторов 113, 122, 131, 141 подключены соответственно к первому и второму управляющим входам рангового фильтра, выход которого соединен с выходом релятора 114.The rank filter contains the relators 1 11 , ..., 1 14 , 1 21 , ..., 1 23 , 1 31 , 1 32 , 1 41 . Each relator contains a comparator 2, connected by the output to the first input of the EXCLUSIVE OR 3 element, the second input of which is the relay control input, and the output is connected to the control input of the closing and disconnecting keys 4 1 and 4 2 , the outputs of which are combined to form the relay output, the first and the second inputs of which are respectively the non-inverting and inverting inputs of the comparator 2, connected respectively to the inputs of the keys 4 1 and 4 2 . All relators are grouped so that the i-th
Figure 00000001
the group contains relators 1 i1 , ..., 1 i (5-i) , in each group except the fourth, the output of the previous relator is connected to the first input of the subsequent relator, the output of the relator is 1 j (5-j)
Figure 00000002
connected to the second input of the relay 1 (j-1) (6-j) , the first and second inputs of the relay 1 12 are connected respectively to the second and first inputs of the relay 1 22 , and the combined control inputs of the relators 1 11 , 1 12 , 1 14 , 1 21 , 1 23 , 1 32 and the combined control inputs of the relators 1 13 , 1 22 , 1 31 , 1 41 are connected respectively to the first and second control inputs of the rank filter, the output of which is connected to the output of the relator 1 14 .

Работа предлагаемого рангового фильтра осуществляется следующим образом. На его первом и втором управляющих входах фиксируются соответственно необходимые управляющие сигналы f1 и f2, f1, f2∈{0,1}. На первый, второй входы первого релятора нечетной группы, первый, второй входы первого релятора четной группы и второй вход релятора 113 подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) x1, x2, x3, x4 и x5. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 41 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 42 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический "0" (логическая "1"), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, на выходе предлагаемого фильтра получимThe work of the proposed rank filter is as follows. The necessary control signals f 1 and f 2 , f 1 , f 2 ∈ {0,1} are respectively fixed at its first and second control inputs. The first, second inputs of the first odd group relator, the first, second inputs of the first even group relator and the second relay input 113 are supplied with the analog signals (voltages) x 1 , x 2 , x 3 , x 4 and x 5, which are to be processed. If at the control input of the relator there is a logical "0" (logical "1") and the signal at its first input is more or less than the signal at its second input, then key 4 1 is respectively closed (open) or open (closed), and key 4 2 respectively open (closed) or closed (open). Therefore, if at the control input of the relator there is a logical "0" (logical "1"), then this relator will select at its output the largest (smallest) of the signals acting on its first and second inputs. Thus, at the output of the proposed filter we get

Figure 00000003
,
Figure 00000003
,

где символами ∨ и · обозначены соответственно операции max и min.where the symbols ∨ and · denote the operations max and min, respectively.

Вышеизложенные сведения позволяют сделать вывод, что ранговый фильтр (фиг.1) обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует выбор минимального, супраминимального, субмаксимального или максимального из пяти входных аналоговых сигналов. При этом максимальное время задержки распространения сигнала в указанном фильтре равно 4 τР, где τР есть время задержки релятора.The above information allows us to conclude that the ranking filter (figure 1) has a wider functionality compared to the prototype, as it implements the choice of the minimum, supraminimum, submaximal or maximum of five input analog signals. In this case, the maximum delay time of the signal propagation in the specified filter is 4 τ P , where τ P is the delay time of the relator.

Claims (1)

Ранговый фильтр, содержащий восемь реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, отличающийся тем, что в него введены два аналогичных вышеупомянутых релятора, все реляторы сгруппированы в четыре группы так, что i-я (i=
Figure 00000004
) группа содержит 5-i реляторов, в каждой группе кроме четвертой выход предыдущего релятора соединен с первым входом последующего релятора, выход (5-j)-го релятора j-й (j=
Figure 00000005
) группы подключен к второму входу (6-j)-го релятора (j-1)-й группы, первый и второй входы второго релятора первой группы соединены соответственно с вторым и первым входами второго релятора второй группы, а объединенные входы управления первого, второго, четвертого реляторов первой, первого, третьего реляторов второй, второго релятора третьей групп и объединенные входы управления третьего релятора первой, второго релятора второй, первых реляторов третьей, четвертой групп подключены соответственно к первому и второму управляющим входам рангового фильтра, выход которого соединен с выходом четвертого релятора первой группы.
A rank filter containing eight relators, each of which contains a comparator connected by an output to the first input of an EXCLUSIVE OR element, the second input of which is a relator control input, and the output is connected to the control input of the closing and disconnecting keys, the outputs of which are combined to form the relay output, the first and the second inputs of which are the non-inverting and inverting inputs of the comparator, respectively, connected to the inputs of the closing and opening keys, characterized in that two similar relators of the aforementioned are introduced; all relators are grouped into four groups so that the ith (i =
Figure 00000004
) the group contains 5-i relators, in each group except the fourth the output of the previous relator is connected to the first input of the subsequent relator, the output of the (5-j) -th relay j-th (j =
Figure 00000005
) of the group is connected to the second input of the (6-j) -th relay of the (j-1) -th group, the first and second inputs of the second relay of the first group are connected respectively to the second and first inputs of the second relay of the second group, and the combined control inputs of the first, second , the fourth relators of the first, first, third relators of the second, second relator of the third group and the combined control inputs of the third relator of the first, second relator of the second, first relators of the third, fourth groups are connected respectively to the first and second control inputs of the rank filter, the output of which is connected to the output of the fourth relator of the first group.
RU2013149520/08A 2013-11-06 2013-11-06 Rank filter RU2542893C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013149520/08A RU2542893C1 (en) 2013-11-06 2013-11-06 Rank filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013149520/08A RU2542893C1 (en) 2013-11-06 2013-11-06 Rank filter

Publications (1)

Publication Number Publication Date
RU2542893C1 true RU2542893C1 (en) 2015-02-27

Family

ID=53290000

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013149520/08A RU2542893C1 (en) 2013-11-06 2013-11-06 Rank filter

Country Status (1)

Country Link
RU (1) RU2542893C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2602382C1 (en) * 2015-05-12 2016-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2629450C1 (en) * 2016-04-19 2017-08-29 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2630395C1 (en) * 2016-03-09 2017-09-07 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1718237A1 (en) * 1990-03-05 1992-03-07 Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эстонии Analog signal separator
US5737251A (en) * 1993-01-13 1998-04-07 Sumitomo Metal Industries, Ltd. Rank order filter
RU2192045C1 (en) * 2001-10-26 2002-10-27 Ульяновский государственный технический университет Rank filter
RU2284650C1 (en) * 2005-04-22 2006-09-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Rank filter
RU2474875C1 (en) * 2012-02-08 2013-02-10 Закрытое акционерное общество "ИВЛА-ОПТ" Analogue processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1718237A1 (en) * 1990-03-05 1992-03-07 Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эстонии Analog signal separator
US5737251A (en) * 1993-01-13 1998-04-07 Sumitomo Metal Industries, Ltd. Rank order filter
RU2192045C1 (en) * 2001-10-26 2002-10-27 Ульяновский государственный технический университет Rank filter
RU2284650C1 (en) * 2005-04-22 2006-09-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Rank filter
RU2474875C1 (en) * 2012-02-08 2013-02-10 Закрытое акционерное общество "ИВЛА-ОПТ" Analogue processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2602382C1 (en) * 2015-05-12 2016-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2630395C1 (en) * 2016-03-09 2017-09-07 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter
RU2629450C1 (en) * 2016-04-19 2017-08-29 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ranked filter

Similar Documents

Publication Publication Date Title
RU2580801C1 (en) Majority module
RU2602382C1 (en) Ranked filter
RU2517720C1 (en) Logic converter
RU2542893C1 (en) Rank filter
RU2595960C1 (en) Pulse selector
RU2621281C1 (en) Logic converter
RU2443009C1 (en) Logic converter
RU2542895C1 (en) Logical converter
RU2518669C1 (en) Logic converter
RU2284652C1 (en) Rank filter
RU2417404C1 (en) Logic converter
RU2641454C2 (en) Logic converter
RU2580799C1 (en) Logic transducer
RU2543307C2 (en) Rank filter
RU2542916C1 (en) Pulse selector
RU2474875C1 (en) Analogue processor
RU2629450C1 (en) Ranked filter
RU2701464C1 (en) Logic converter
RU2284650C1 (en) Rank filter
RU2630395C1 (en) Ranked filter
RU2634229C1 (en) Logical converter
RU2676886C1 (en) Ranked filter
RU2621376C1 (en) Logic module
RU2702968C1 (en) Rank filter
RU2710866C1 (en) Rank filter

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20151107