RU2108657C1 - Digital-analog sine-wave oscillator - Google Patents
Digital-analog sine-wave oscillator Download PDFInfo
- Publication number
- RU2108657C1 RU2108657C1 RU95111702A RU95111702A RU2108657C1 RU 2108657 C1 RU2108657 C1 RU 2108657C1 RU 95111702 A RU95111702 A RU 95111702A RU 95111702 A RU95111702 A RU 95111702A RU 2108657 C1 RU2108657 C1 RU 2108657C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- signal
- pulse counter
- input
- current
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
Изобретение относится к радиоэлектронике и может найти применение в устройствах генерирования сигналов синусоидальной формы, например, в качестве гетеродинов для преобразователей частоты или в составе синтезаторов частот килогерцового и низкочастотного диапазонов. The invention relates to electronics and can be used in sinusoidal signal generation devices, for example, as local oscillators for frequency converters or as part of frequency synthesizers of the kHz and low frequency ranges.
Аналогом предлагаемого устройства может служить "Схема для формирования синусоидальных колебаний" /1/, обеспечивающая цифровую генерацию напряжения синусоидальной формы при его апроксимации 16-ступенчатой периодической кривой и содержащая источник импульсов единицы счета fe, 4-разрядный двоичный счетчик импульсов МС 14024, логическую комбинационную схему МС 14030 из двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также биполярный функционально-взвешенный преобразователь фазы в амплитуду на элементе МС 14051 с оконечным операционным усилителем и двумя разнополярными источниками напряжения.An analogue of the proposed device can be a "Scheme for the formation of sinusoidal oscillations" / 1 /, which provides digital generation of a sinusoidal voltage when it is approximated by a 16-step periodic curve and contains a pulse source of the counting unit f e , 4-bit binary pulse counter MC 14024, logical combination a MC 14030 circuit with two EXCLUSIVE OR elements, as well as a bipolar functionally-weighted phase-to-amplitude converter on an MS 14051 element with a terminal operational amplifier and two different polar sources of voltage.
Наиболее близок по технической сути к предлагаемому устройству генератор инфранизких частот /2/, содержащий генератор 1 прямоугольных импульсов единицы счета, четырехразрядный реверсивный счетчик 2 импульсов, диоды 3-6, подключающие выводы четырех весовых резисторов из набора 8-11 к (20-23)-выходам значащих разрядов счетчика импульсов, узел токов 7, включающий объединенные выводы весовых резисторов 8-11 и вывод балластного резистора 12, RS-триггер 13, обеспечивающий прямое и обратное направление счета при формировании каждой половины периода периодической кривой, счетный D-триггер 14, который, управляя коммутатором 16, последовательно переключает режимы работы операционного усилителя 15, формирующего квазисинусоиду, фильтр нижних частот 17, шину 18 выхода, резисторы 19, 20, 21 и элемент 22, служащий дешифратором нулевых состояний счетчика 2 импульсов, выходные импульсы которого задают положения нулей сигнала синусоидальной формы, формируемого аналоговой частью генератора.The infra-low frequency generator / 2 / closest to the technical essence of the proposed device contains a
В начале формирования каждого полупериода выпрямленной квазисинусоиды счетчик 2 импульсов находится в режиме прямого счета от исходного состояния 0000, которое вызвано установкой RS--триггера 13 в состояние "1" положительным импульсом, поступившим на S-вход с выхода элемента 22 ИЛИ-НЕ. В процессе счета на балластном резисторе 12 формируется ступенчато-возрастающее напряжение, соответствующее фронту полуволны квазисинусоиды, а напряжение, соответствующее спаду, - при переходе счетчика в режим обратного счета от промежуточного состояния 1000 до исходного 0000, после переключения RS-триггера 13 в состояние "0" положительным импульсом, поступившим на его R-вход с 23-выхода счетчика 2 импульсов.At the beginning of the formation of each half-cycle of the rectified quasi-sinusoid, the
Положительные импульсы, поступающие в начале каждого полупериода формируемых колебаний с выхода счетного D-триггера 14 на E-вход коммутатора 16, подключают сигнальный вывод балластного резистора 12 к неинвертирующему входу операционного усилителя 15, работающего в режиме повторителя. При этом на его выходе формируются положительные полуволны квазисинусоидальной кривой. Отрицательные же полуволны формируются на выходе операционного усилителя 15 при закрытом коммутаторе 16, когда оставшаяся половина импульсов, с сигнального выхода балластного резистора 12 управляет его инвертирующим входом с учетом действия цепи обратной связи R20/R19. Positive pulses arriving at the beginning of each half-cycle of generated oscillations from the output of the counting D-
Сформированный сигнал квазисинусоидальной формы, сглаженный фильтром 17 нижних частот, поступает на шину 18 выхода устройства. The generated quasi-sinusoidal signal, smoothed by the low-pass filter 17, is fed to the device output bus 18.
Рассмотренный прототип /2/ является устройством с ограниченным быстродействием, повышение диапазона рабочих частот которого упирается в технические ограничения, присущие реверсивному счетчику 2 импульсов с последовательной цепью элементов управления направлением счета. В такой структуре, использующей позиционный двоичный код (ПДК), при непрерывном съеме данных набором весовых резисторов 8-11 и дешифратором 22 нулевого состояния счетчика на сигнальном выводе балластного резистора 12 и выходе элемента 22 возникают коммутационные помехи малой длительности - "иголки", порождаемые явлениями сквозного переноса единицы счета в счетчике импульсов и переключениями направления счета без его останова. The considered prototype / 2 / is a device with limited speed, the increase in the operating frequency range of which depends on the technical limitations inherent in a
Уровень названных помех заметно возрастает при необходимости использования элементной базы повышенного быстродействия, а нейтрализация из воздействия потребует дополнительных технических решений, усложняющих устройство. The level of the mentioned interference increases noticeably when it is necessary to use an element base of increased speed, and neutralization from the impact will require additional technical solutions that complicate the device.
Цель изобретения - повышение диапазона рабочих частот дискретно-аналогового устройства при улучшении формы генерируемых колебаний за счет исключения помех коммутации и снижения относительной доли шумов квантования. The purpose of the invention is to increase the operating frequency range of a discrete-analog device while improving the shape of the generated oscillations by eliminating switching interference and reducing the relative proportion of quantization noise.
Достижение цели опирается на специфические свойства кода Грея, используемого четырехрядным счетчиком импульсов для подсчета 32-х единичных интервалов, составляющих в сумме половину периода сигнала синусоидальной формы. Achieving the goal is based on the specific properties of the Gray code used by the four-row pulse counter to count 32 unit intervals, which add up to half the period of the sinusoidal waveform.
Во время прямого и отраженного циклов счета происходит формирование каждой половины квазисинусоиды, когда 7 выходов значащих разрядов счетчика импульсов поразрядно управляют семью сигнальными входами логической комбинационной структуры, которая формирует набор из восьми последовательностей импульсов, каждая из которых во время своей положительной фазы последовательно подключает к балластному резистору соответствующий функционально-взвешенный источник тока, а результат суммирования токов представляет последовательность импульсов напряжения ступенчатой формы в виде положительных полуволн выпрямленной квазисинусоиды, с шагами диокретизации, кратными π/32 , где временной интервал, соответствующий π/32 является единицей счета. During the direct and reflected counting cycles, each half of the quasi-sinusoid is formed, when 7 outputs of significant bits of the pulse counter bitwise control the seven signal inputs of a logical combinational structure, which forms a set of eight pulse sequences, each of which is connected to the ballast resistor during its positive phase the corresponding functionally-weighted current source, and the result of the summation of the currents represents the sequence of the pulse a voltage step-shaped in a positive half-wave rectified kvazisinusoidy, with steps diokretizatsii multiples of π / 32, where the time interval corresponding to π / 32 is a unit of account.
Использование синхронного счетчика импульсов в коде Грея для поразрядного управления сигнальными входами комбинационной структуры, которая формирует набор из восьми осесимметричных последовательностей импульсов, образующих своеобразную "пирамиду", и положительная фаза каждой из которых определяет время подключения соответствующего источника тока из аналоговой части устройства, обусловлено следующими соображениями:
1. Так как код Грея обладает единичным кодом расстоянием, каждое приращение единицы счета вызывает изменение состояния только одного разряда счетчика импульсов, то этим принципиально исключается возникновение помех коммутации - "иголок" на выходах элементов совпадения вследствие исключения совпадений разнополярных перепадов на их входах.The use of a synchronous pulse counter in the Gray code for bitwise control of the signal inputs of a combinational structure, which forms a set of eight axisymmetric pulse sequences forming a kind of "pyramid", and the positive phase of each of which determines the connection time of the corresponding current source from the analog part of the device, is due to the following considerations :
1. Since the Gray code has a unit code distance, each increment of the counting unit causes a change in the state of only one discharge of the pulse counter, this essentially eliminates the occurrence of commutation interference - “needles” at the outputs of the coincidence elements due to the elimination of coincidences of bipolar differences at their inputs.
2. При подсчете 2n-ой единицы счета, поступившей на вход n-разрядного счетчика, в его структуре создаются условия для формирования сигнала переноса в предполагаемый (n+1)-й разряд, а все n младших разрядов остаются в состоянии отраженного счета при его продолжении до состояния 100...0, числовое значение которого -(2n+1-1).2. When calculating the 2 n- th unit of an account received at the input of an n-bit counter, its structure creates conditions for generating a transfer signal to the estimated (n + 1) -th bit, and all n lower-order bits remain in the reflected state when its continuation to the state 100 ... 0, the numerical value of which is (2 n + 1 -1).
Названная выше особенность кода используется четырехразрядным синхронным счетчиком импульсов для непрерывного подсчета 32-х импульсов единицы счета за время прямого и отраженного циклов счета. The above-mentioned feature of the code is used by a four-digit synchronous pulse counter for continuous counting of 32 pulses of a counting unit during the direct and reflected counting cycles.
При формировании каждой полуволны квазисинусоиды с основанием в 32 единичных интервала состояние четырех значащих разрядов счетчика импульсов изменяется следующим образом: * 0000(0), * 0001(1), * 0011(2), ... прямой счет до * 1000(15), * 1000(16), далее отраженный счет от * 1000(15) до * 0000(0), где в скобках приведены числовые значения текущего состояния четырех разрядов счетчика импульсов без учета исключаемого пятого, обозначенного символом - *. During the formation of each half-wave of a quasi-sinusoid with a base of 32 unit intervals, the state of four significant bits of the pulse counter changes as follows: * 0000 (0), * 0001 (1), * 0011 (2), ... direct count to * 1000 (15) , * 1000 (16), then the reflected count is from * 1000 (15) to * 0000 (0), where in parentheses are the numerical values of the current state of the four digits of the pulse counter without taking into account the excluded fifth indicated by the symbol - *.
На фиг. 1 приведена электрическая принципиальная схема устройства; на фиг. 2 - временные соотношения, поясняющие ее работу; а используемые логические уравнения, расчетные количественные соотношения и логические перемещенные, участвующие в процессе дискретно-аналогового преобразования, сведены в таблицу, приводимую в описании. In FIG. 1 shows an electrical schematic diagram of a device; in FIG. 2 - time relationships explaining her work; and the used logical equations, calculated quantitative ratios and logical displacements involved in the process of discrete-analog conversion are summarized in the table given in the description.
Таблица включает 9 строк, в каждой из которых аргументом служит текущее приращение тока ΔIi , действующее внутри соответствующего фазового сектора полуволны формируемой квазисинусоиды.The table includes 9 rows, in each of which the current increment of the current ΔI i acting inside the corresponding phase sector of the half-wave of the formed quasi-sinusoid serves as an argument.
В столбце 3 таблицы приведены 8 исходных логических уравнений, описывающих каждый из фазовых секторов определенной длительности τi , а также варианты этих уравнений, преобразованные для выполнения операций только двухвходовыми элементами.
В столбце 4 таблицы приведены 8 комбинационных схем второго порядка для граничных перепадов потенциала L/H и H/L, образующих 8 положительных импульсов, составляющих "пирамиду", как практический пример реализации функций, описываемых преобразованными уравнениями столбца 3 таблицы.
Эти 8 комбинационных схем, объединенные одноименными сигнальными входами, образуют комбинационный блок логических элементов 3 (фиг. 1) второго порядка для названных перепадов потенциала с семью сигнальными входами и восьмью параллельными выходами. These 8 combinational circuits, combined by the same signal inputs, form a combinational block of logic elements 3 (Fig. 1) of the second order for the mentioned potential drops with seven signal inputs and eight parallel outputs.
Каждый из его выходов, представляющий вывод открытого коллектора транзистора оконечного элемента, который в соединении с анодом соответствующей пары диодов из параллельного набора 4.1-4.8 образует один из восьми переключателей тока, который соединен с выходом соответствующего генератора тока из параллельного набора 5.1-5.8. Each of its outputs, representing the output of an open collector of a transistor of a terminal element, which, in connection with the anode of a corresponding pair of diodes from a parallel set of 4.1-4.8, forms one of eight current switches that is connected to the output of the corresponding current generator from a parallel set of 5.1-5.8.
Дискретно-аналоговый синус-генератор (фиг. 1) содержит генератор G 1 импульсов единицы счета, выход которого соединен с e0-входом счетчика импульсов 2, комбинационный блок логических элементов 3, который снабжен семью 1, 3, 4-8 сигнальными входами и восемью 1-8 выходами, 9 пар диодов 4.0-4.8, у каждой из которых катод первого диода соединен с анодом втором диода, 9 генераторов тока 5.0-5.8, входы которых объединены и подключены к источнику напряжения "+U" 13, балластный резистор 6, второй выход которого подключен к общей шине, коммутаторе 7, выход которого соединен со входом фильтра нижних частот 8, инвертор полярности и знака 10, ввод электропитания которого подключен к источнику напряжения "минус U" 14, управляющий JK-триггер 11 и элемент совпадения 4И 12, выход которого соединен с J и K-входами управляющего JK-триггера, Q-выход которого соединен со входом инвертора полярности и знака, выход которого соединен со вторым входом коммутатора, первый вход которого подключен к первому выводу балластного резистора и к девяти катодам, которые объединены, вторых диодов девяти 4.0-4.8 пар диодов, а анод первого диода каждой пары диодов, с первой 4.0 по девятую 4.8, соединен с выходом соответствующего генератора тока, с первого 5.0 по девятый 5.8, и выход фильтра нижних частот подключен к шине выхода 9 дискретно-аналогового синус-генератора, при этом счетчик импульсов 2 выполнен в виде четырехразрядного синхронного счетчика импульсов в коде Грея без предустановки исходного состояния и снабжен восемью выходами значащих разрядов и e0 Λ QO-выходом синхронизации, который соединен с C-входом управляющего JK-триггера 11, а первый 1 сигнальный вход комбинационного блока логических элементов 3 соединен с Q1-выходом первого разряда счетчика импульсов, второй 7 сигнальный вход комбинационного блока логических элементов соединен с Q4-выходом четвертого разряда счетчика импульсов, третий 3 сигнальный вход комбинационного блока логических элементов соединен с Q2-выходом второго разряда счетчика импульсов, четвертый 5 сигнальный вход комбинационного блока логических элементов соединен с Q3-выходом третьего разряда счетчика импульсов, пятый 4 сигнальный вход комбинационного блока логических элементов подключен к второго разряда счетчика импульсов, шестой 6 сигнальный вход комбинационного блока логических элементов подключен к третьего разряда счетчика импульсов, седьмой 8 сигнальный вход комбинационного блока логических элементов подключен к четвертого разряда счетчика импульсов, а первый, второй, третий и четвертый входы элемента совпадения 4И подключены соответственно к выходам соответствующих разрядов счетчика импульсов, величины токов девяти генераторов тока, с первого 5.0 по девятый 5.8 в порядке перечисления, функционально взвешены в соотношении с единицей, которой соответствует максимальное значение тока синусоидальной формы, как 0,049, 0,098, 0,143, 0,181, 0,162, 0,138, 0,109, 0,075, 0,038, а комбинационный блок логических элементов выполнен в виде комбинационного блока логических элементов с восемью выходами в соответствии с выражениями соответствует первому 1 выходу, который подключен к выходу второго 5.1 генератора тока, сигнала вида соответствует второму 2 выходу, который подключен к выходу третьего 5.2 генератора тока, сигнал вида соответствует третьему 3 выходу, который подключен к выходу четвертого 5.3 генератора тока, сигнал вида соответствует четвертому 4 выходу, который подключен к выходу пятого 5.4 генератора тока, сигнал вида соответствует пятому 5 выходу, который подключен к выходу шестого 5.5. генератора тока, сигнал вида соответствует шестому 6 выходу, который подключен к выходу седьмого 5.6 генератора тока, сигнал вида соответствует седьмому 7 выходу, который подключен к выходу восьмого 5.7 генератора тока, сигнал вида соответствует восьмому 8 выходу, который подключен к выходу девятого 5.8 генератора тока.The discrete-analogue sine generator (Fig. 1) contains a
Работа синус-генератора (фиг. 1 и 2) рассматривается на примере формирования одного периода колебаний квазисинусоиды (Вых.7 фиг.2) от 0 до 2π за два подсчета счетчиком импульсов 2 64-х единичных интервалов (e0 фиг. 2). Каждый из полупериодов в 32 интервала формируется при прямом счете от 0 до 16 и отраженном от 16 до второго 0 (Q1, Q2, Q3, Q4 фиг. 2).The operation of the sine generator (Fig. 1 and 2) is considered on the example of the formation of one oscillation period of a quasi-sinusoid (
Импульсы единицы счета с выхода генератора G1 непрерывно поступают на e0-вход четырехразрядного синхронного счетчика импульсов 2, схема которого и элементами межразрядной связи и цепью синхронизации элементов 2.2.0-2.2.4 счета как пример выполнения аналогична схеме известного счетчика импульсов, использованного в синхронном делителе частоты 3.The pulses of the counting unit from the output of the generator G1 are continuously fed to the e 0 input of the four-bit
При формировании каждой из полуволн квазисинусоиды (Вх. 7 фиг. 2) четыре значащих разряда Q1, Q2, Q3, Q4 счетчика импульсов последовательно переходят из режима прямого в режим отраженного счета. When each of the half-waves of the quasi-sinusoid (In. 7 of Fig. 2) is formed, four significant bits of the pulse counter Q1, Q2, Q3, Q4 sequentially switch from direct to reflected counting mode.
Примем за исходное состояние устройства, совпадающее с первым нулем положительной полуволны квазисинусоиды (Вых. 7 фиг. 2). We take for the initial state of the device, which coincides with the first zero of the positive half-wave of a quasi-sinusoid (
При поступлении на e0-вход импульса нуля счета (e0 фиг.2), одновременно на C-выход управляющего JK-триггера 11 с e0 Λ QO-выхода счетчика импульсов 2 поступает совпадающий с ним импульс синхронизации (eo Λ QO фиг. 2) с периодом следования 2T0, который переключает управляющий JK-триггер в состояние "единица" (Вых. 11 фиг. 2), так как его J и K-входы. с конца предшествовавшего отраженного цикла счета, были открыты строб-импульсом нуля (Вых. 12 фиг. 2), формируемого элементом совпадения 4И 12, когда значащие разряды Q4, Q3, Q2, Q1 счетчика импульсов в течение двух периодов счета 2•T0 находились в состоянии 0000.When a counting zero pulse arrives at the e 0 input (e 0 of FIG. 2), the synchronization pulse coinciding with it arrives at the C output of the
Положительный импульс (Вых. 11 фиг. 2) с Q-выхода управляющего JK-триггера 11 поступает на вход инвертора полярности и знака 10, а сформированный импульс (вых. 10 фиг. 2) отрицательного уровня и полярности с его выхода поступает на второй (управляющий) вход коммутатора 7, представленного как пример выполнения известной схемой со сменой знака выходного напряжения 4 на полевом транзисторе с операционным усилителем (ОУ). A positive pulse (
При селектировании нулевого импульса последовательности e0 Λ QO (фиг. 2) строб-импульсом нуля (Вых.12 фиг. 2) с длительностью, равной двум периодам единицы счета, когда JK-триггеры 2.2.1-2.2.4 значащих разрядов счетчика импульсов находятся в состоянии 0000, на каждом из восьми выходов 1-8 комбинационного блока логических элементов 3 присутствует потенциал насыщения малого уровня (около 0,4В). На это время заперты диоды восьми пар диодов 4.1-4.8, и на сигнальном выходе балластного резистора 6 (Вх. 7 фиг.2) присутствует только напряжение смещения нуля, создаваемое током ΔIo генератора 5.0, включенным последовательно с анодом компенсационной пары диодов 4.0, а ток ΔIi каждого и восьми генераторов тока 5.1-5.8 стекает в общую шину через насыщенный переход К-Э открытого транзистора одного из выходов 1-8 комбинационного блока логических элементов.When selecting a zero pulse of the sequence e 0 Λ QO (Fig. 2) with a zero zero strobe (
При поступлении на e0-вход (e0 фиг. 2) счетчика импульсов 2 первого, второго, четвертого, шестого, восьмого, десятого, двенадцатого и четырнадцатого импульсов единицы счета, синфазно, с одинаковой естественной задержкой закрываются транзисторы первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого оконечных элементов комбинационного блока логических элементов. При этом происходит ступенчатое формирование фронта первой полуволны квазисинусоиды (Вх. фиг. 2) от уровня смещенного нуля 0,049 до максимального значения 0,993 за счет последовательного подключения к балластному резистору 6 каждого из восьми 5.1-5.8 функционально-взвешенных генераторов тока ΔI1-ΔI8 при последовательном отпирании каждой из пар диодов набора 4.1-4.8.Upon receipt at the e 0 input (e 0 Fig. 2) of the
С поступлением на e0-вход счетчика импульсов 2 шестнадцатого импульса единицы счета прекращается прямой счет и заканчивается формирование фронта первой полуволны квазисинусоиды.When the sixteenth pulse of the counting unit arrives at the e 0 pulse input of the
Во время отраженного цикла, при поступлении четырнадцатого, двенадцатого, десятого, восьмого, шестого, четвертого, второго и первого импульсов единицы счета, в обратной последовательности открываются транзисторы оконечных элементов на 8-1 выходах комбинационного блока логических элементов, последовательно запираются пары диодов из набора 4.8-4.1, отключая от балластного резистора 6 генератор тока 5.8-5.1. During the reflected cycle, upon receipt of the fourteenth, twelfth, tenth, eighth, sixth, fourth, second and first pulses of the counting unit, the transistors of the terminal elements are opened in the reverse order at 8-1 outputs of the combinational block of logic elements, the pairs of diodes from set 4.8 are sequentially locked -4.1, disconnecting the current generator 5.8-5.1 from the
С поступлением на e0-вход счетчика импульсов синхроимпульса второго нуля заканчивается формирование первой полуволны квазисинусоиды (Вх. фиг. 2), а затем происходит формирование второй полуволны, начиная с уровня смещенного нуля отсчета амплитуды.When a second zero clock pulse arrives at the e 0 input of the pulse counter, the formation of the first half-wave of a quasi-sinusoid (In Fig. 2) ends, and then the second half-wave forms, starting from the level of the offset zero of the amplitude reference.
Обе сформированные полуволны выпрямленной квазисинусоиды с основаниями π (Вх. 7 фиг. 2) присутствуют на первом входе коммутатора 7, когда на его выходе формируется ступенчатый сигнал (Вых. 7 фиг 2) синусоидальной формы при управлении его фазой с помощью сигнала, формируемого инвертором полярности и знака 10. Both formed half-waves of the rectified quasi-sinusoid with the bases π (
В первой половины периода от 0 до π импульс (Вых. 10 фиг. 2) отрицательного уровня, поступающий с выхода инвертора полярности и знака 10 на второй (управляющий) вход коммутатора 7, выключает его полевой транзистор. In the first half of the period from 0 to π, a pulse (
При этом к неинвертирующему входу ОУ, который переводится в режим повторителя, синхронно подключается первая полуволна выпрямленной квизисинусоиды (Вх. фиг. 2), и на выходе коммутатора (Вых. 7 фиг. 2) появляется положительная волуволна квазисинусоида. At the same time, the first half-wave of the rectified quisisinusoid (In. Fig. 2) is synchronously connected to the non-inverting input of the op-amp, which is switched to the repeater mode, and a positive quasisinusoid wave appears at the output of the switch (
При формировании отрицательной полуволны квазисинусоиды от π до 2π управляющий JK-триггер 11 переключается в состояние "нуль" синхроимпульсом последовательности (e0 Λ QO фиг. 2), поступавшим на C-вход в момент второго нуля.When a negative half-wave of a quasi-sinusoid from π to 2π is generated, the control JK trigger 11 switches to the “zero” state by the synchronization pulse of the sequence (e 0 Λ QO of Fig. 2), which arrived at the C input at the moment of the second zero.
При этом нулевой потенциал с его Q-выхода инвертируется в нулевой потенциал на выходе инвертора полярности и знака 10 (Вых.10 фиг. 2), который включает полевой транзистор коммутатора 7, подключая через насыщенный переход ИСТОК-СТОК к общей шине неинвестирующий вход ОУ. In this case, the zero potential from its Q output is inverted to the zero potential at the output of the polarity inverter and sign 10 (
Так как сигнальный вывод балластного резистора 6 постоянно соединен через первый резистор цепи обратной связи с инвертирующим входом ОУ, то на выходе коммутатора в этом полупериоде формируется отрицательная полуволна квазисинусоиды. Since the signal output of the
При формировании следующих периодов сигнала синусоидальной формы описанный процесс многократно повторяется. During the formation of the following periods of the sinusoidal waveform, the described process is repeated many times.
Фильтр нижних частот 8 на выходе устройства сглаживает форму ступенчатоменяющегося квазисинусоидального напряжения, полученную в результате дискретизации и квантования. The low-
Предлагаемый дискретно-аналоговый синус-генератор позволяет повысить диапазоны рабочих частот при улучшении формы генерируемых колебаний с периодом повторения T=64•T0, где T0 - период следования импульсов единицы счета, за счет исключения помех коммутации, порождаемых элементами счетной схемы реализованной в прототипе; обеспечения комбинационным блоком логических элементов одинаковой естественной задержки граничных перепадов L/H и H/L потенциала, ограничивающих ширину каждого из используемых фазовых секторов; использования аналоговой частью устройства известного способа дискретно-аналогового преобразования фазы в амплитуду с помощью параллельного набора из восьми переключаемых функционально-взвешенных генераторов стабильных токов с суммирующим элементом на выходе.The proposed discrete-analogue sine generator allows you to increase the operating frequency ranges while improving the shape of the generated oscillations with a repetition period T = 64 • T 0 , where T 0 is the pulse repetition period of the counting unit, due to the exclusion of switching interference generated by elements of the counting circuit implemented in the prototype ; providing a combination block of logic elements with the same natural delay of the boundary drops L / H and H / L potential, limiting the width of each of the used phase sectors; using the analog part of the device of the known method of discrete-analog phase-to-amplitude conversion using a parallel set of eight switched functionally-weighted stable current generators with a summing output element.
Литература:
1. Титце., Шек К. Полупроводниковая схемотехника: Пер. с нем. - М.: Мир, 1982, Рис.24.19, стр. 454.Literature:
1. Titze., Shek K. Semiconductor circuitry: Per. with him. - M.: Mir, 1982, Fig. 24.19, p. 454.
2. SU, 1358062, AI, 4 H 03 B 19/12, H 03 K 4/92, В.Ф.Воропаев, генератор инфранизких частот, 621.374(88.8), 7.12.87. Бюл. N 45. 2. SU, 1358062, AI, 4 H 03 B 19/12, H 03
3. РФ, патент N 2037957, 6 H 03 K 23/42, Синхронный делитель частоты, В. А.Островский, 1995. Бюл. N 17, Заявка N 5065077/10 от 20.07.92 г. 3. RF, patent N 2037957, 6 H 03 K 23/42, Synchronous frequency divider, V. A. Ostrovsky, 1995. Bull. N 17, Application N 5065077/10 of 07.20.92.
4. Титце, Шенк К. Полупроводниковая схемотехника: Пер. с нем. - М.: Мир, 1982, Рис. 17.14, стр. 282. 4. Titze, Schenk K. Semiconductor circuitry: Per. with him. - M.: Mir, 1982, Fig. 17.14, p. 282.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU95111702A RU2108657C1 (en) | 1995-07-06 | 1995-07-06 | Digital-analog sine-wave oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU95111702A RU2108657C1 (en) | 1995-07-06 | 1995-07-06 | Digital-analog sine-wave oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
RU95111702A RU95111702A (en) | 1997-06-27 |
RU2108657C1 true RU2108657C1 (en) | 1998-04-10 |
Family
ID=20169857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU95111702A RU2108657C1 (en) | 1995-07-06 | 1995-07-06 | Digital-analog sine-wave oscillator |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2108657C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2670028C1 (en) * | 2017-07-18 | 2018-10-17 | Акционерное общество "Научно-производственный центр "Полюс" | Digital sine-wave generator |
RU2712656C1 (en) * | 2019-02-26 | 2020-01-30 | Акционерное общество "Научно-производственный центр "Полюс" | Digital sinusoid signal generator with amplitude setting |
-
1995
- 1995-07-06 RU RU95111702A patent/RU2108657C1/en active
Non-Patent Citations (1)
Title |
---|
Титце У., Шенк К. Полупроводниковая схемотехника./Перевод с нем. под ред.Алексенко А.Г. - М.: Мир, 1983, с.454. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2670028C1 (en) * | 2017-07-18 | 2018-10-17 | Акционерное общество "Научно-производственный центр "Полюс" | Digital sine-wave generator |
RU2712656C1 (en) * | 2019-02-26 | 2020-01-30 | Акционерное общество "Научно-производственный центр "Полюс" | Digital sinusoid signal generator with amplitude setting |
Also Published As
Publication number | Publication date |
---|---|
RU95111702A (en) | 1997-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2108657C1 (en) | Digital-analog sine-wave oscillator | |
KR100390384B1 (en) | Pulse width modulator and arbitrary frequency generator using pulse distribution technique | |
JPS60233935A (en) | Phase synchronizing loop | |
SU1411960A1 (en) | Digital device for controlling pulse-width converter | |
SU764107A1 (en) | Sinusoidal waveform generator | |
SU1324113A1 (en) | Current-to-pulse repetition frequency converter | |
JPH0241952Y2 (en) | ||
ES383261A1 (en) | Phase locked oscillators | |
SU1127070A1 (en) | Device for adjusting frequency converter with direct coupling | |
SU1229931A1 (en) | Device for controlling self-excited inverter with tracking | |
SU630718A1 (en) | Control pulse shaping method | |
SU1614095A2 (en) | Infralow frequency signal generator | |
SU1429316A1 (en) | Pulse recurrence rate multiplier | |
SU811485A1 (en) | Multichannel device for control of power-diode converter | |
SU1054868A1 (en) | Infra low frequency sine oscillation generator | |
SU824255A1 (en) | Code-to-phase converter | |
SU1102009A1 (en) | Control device for transistor bridge inverter | |
RU1771064C (en) | Power amplifier | |
SU1552343A1 (en) | Digital frequency synthesizer | |
SU1410065A1 (en) | Sine signal shaper | |
SU1279077A1 (en) | Sweep-fpequency sine signal generator | |
KR0168082B1 (en) | Digital pwm signal generating apparatus | |
SU809474A1 (en) | Digital sweep generator | |
SU1706003A1 (en) | Sounding signals generator | |
SU1182657A1 (en) | Polyphase pulse-width modulator |