SU1102009A1

SU1102009A1 - Control device for transistor bridge inverter

Info

Publication number: SU1102009A1
Application number: SU823462622A
Authority: SU
Inventors: Виталий Иванович Борцов; Евгений Фролович Марченов; Георгий Григорьевич Мачавариани; Леонид Николаевич Морозов; Владимир Николаевич Жданов; Любовь Владимировна Демина
Original assignee: Предприятие П/Я В-8618
Priority date: 1982-07-05
Filing date: 1982-07-05
Publication date: 1984-07-07

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ . ТРАНЗИСТОРНЫМ МОСТОВЫМ ИНВЕРТОРОМ, содержащее блок формировани п временных интервалов равной длительности , включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, . счетчик импульсов и первый дешифратор , блок формировани временных интервалов переменной длительности, включающий последовательно включенные управл емый генератор импульсов, реверсивный счетчик импульсов, управл ющие входы пр мого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор , входы которого соединены с разр дными выходами реверсивного счетчика импульсов, блок распределени временных интервалов переменной длительности по временньи интервалам равной длительности, включающий п стробирующих элементов И, входы каждого i-ro из которьк подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора , две группы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно - с пр мым и инверсным выxoдa fИ тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых под .ключены к выходам распределительных элементов И соответствующей группы, формирователь высокочастотных импульсов управлени , формирователь низкочастотных импульсов управлени , вход которого соединен с первым выходом первого дешифратора, а пр мой и ин; версный выходы предназначены дл W подключени эмиттер-базовых переходов транзисторов одной из вертикалей (инвертора, два коммутатора, включающих по две пары элементов И, в каждой из которых первый вход одного элемента И подключен к пр мому, а первый вход другого элемента И к инверсному выходам формировател низкочастотных импульсов управлени , и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, отличающеес тем, что, с целью повьшени надежности путем исключени сквозных токов через транзисторы инвертора, в него введены дополнительные , аналогичные основным блок распределени временных интервалов переменной длительности по временным интервалам равной длительности и формирователь высокочастотных импульсов управлени , а блок формировани временных интервалов переменной длительности снабжен дополнительнымDEVICE FOR MANAGEMENT. TRANSISTOR BRIDGE INVERTER, containing a block of formation of n time intervals of equal duration, including a series-connected stable frequency pulse generator, a clock trigger. a pulse counter and a first decoder, a variable duration time interval shaping unit including a series-connected controlled pulse generator, a reversible pulse counter, the forward and reverse counting control inputs of which are connected to the outputs of the clock trigger, and a second decoder whose inputs are connected to the bit ones the outputs of the reversible pulse counter, a unit for the distribution of time intervals of variable duration over time intervals of equal duration, including n of the tropic elements I, the inputs of each i-ro from which are connected to the same output of the first decoder and to the j-th output of the second decoder, two groups of distribution elements And by the n, the first inputs of which are connected to the outputs of the same gate elements I, and the second inputs are in groups with the direct and inverse outputs fI of the clocking trigger, and the first and second elements OR, the inputs of each of which are connected to the outputs of the distribution elements AND of the corresponding group, the driver of high-frequency control pulses, a shaper of low-frequency control pulses, the input of which is connected to the first output of the first decoder, and the direct and in; Versions are designed for W connecting the emitter-base transitions of transistors of one of the verticals (inverter, two switches, including two pairs of And elements, in each of which the first input of one And element is connected to the direct one, and the first input of the other element And to inverse outputs a low frequency control pulse generator, and two OR elements, each of which inputs are connected to the outputs of elements AND of one of the pairs, characterized in that, in order to increase reliability by eliminating through currents through Inverter Storey, it introduces additional similar basic distribution unit time slots of varying lengths of time slots of equal duration and high frequency control pulse generator, and a block forming a variable duration time slots is provided with an additional

Description

.дешифратором, входы которого включены параллельно входам второго дешифратора , причем входы каждого i-ro стробирующего элемента И дополнительного блока распределени временных интервалов переменной длительности по временным интервалам равнойa descrambler whose inputs are connected in parallel with the inputs of the second descrambler, with the inputs of each i-ro gating element AND of the additional block for allocating time intervals of variable duration over time intervals

,длительности подключены к одноименному выходу первого дешифратора и к (j+AN)-My выходу дополнительного дешифратора, где AN - посто нный коэффициент сдвига пор дковых номеров , вторые входы каждой пары элемен, the durations are connected to the same output of the first decoder and to the (j + AN) -My output of the additional decoder, where AN is the constant coefficient of shift of serial numbers, the second inputs of each pair of elements

тов И коммутаторов соединены с выходами разноименных элементов ИЛИ, вход щих в разные блоки распределени временных интервалов переменной длительности по временным интервалам равной длительности, входы каждого формировател высокочастотных импульсов управлени подключены к выходам элементов ИЛИ соответствующего коммутатора, а вьтход предназначен дл подключени эмиттербазового перехода одного из транзисторов другой вертикали инвертора.Commodity AND switches are connected to the outputs of opposite elements OR, which are part of different time distribution intervals of varying duration over time intervals of equal duration, the inputs of each high-frequency control pulse generator are connected to the outputs of the OR elements of the corresponding switch, and the output is intended to connect an emitter base transition of one of the transistors another vertical inverter.

Изобретение относитс к электротехнике и предназначено дл использовани преимущественно в транзисторных мостовых инверторах класса D при реализации мощных вторичных источников питани с повьш1енными выходными напр жени ми синусоидальной формы.The invention relates to electrical engineering and is intended for use primarily in class D transistor bridge inverters when implementing high-power secondary power sources with higher sinusoidal output voltages.

Известно устройство дл управлени транзисторным инвертором, содержащее задающий генератор, вЬгход которого подключен к входу генератора пилообразного напр жени и через узел задержки - к входу первого счетного триггера, компаратор, один из входов которого соединен с выходом генератора пилообразного напр жени , а другой вход - с выходом установог ного усилител и чер.ез первую дифференцирующую цепь - с выходом задающего генератора, импульсный усилитель, вход которого подключен к выходу компаратора и через вторую дифференцирующую цепь - к выходу генератора пилообразного напр жени , а вькод - к входу второго счетного триггера, блоки сложени сигналов, выходы которых через, вспомогательные усилители соединены с разноименными выходами счетных триггеров, а выходы - с эмиттер-ба .зовыми переходами соответствукнцих транзисторов Г13.A device for controlling a transistor inverter is known, comprising a master oscillator, whose input is connected to the input of the sawtooth generator and through a delay node to the input of the first counting trigger, a comparator, one of the inputs of which is connected to the output of the sawtooth generator, and the other input is the output of the installed amplifier and the black. The first differentiating circuit - with the output of the master oscillator, a pulse amplifier, the input of which is connected to the output of the comparator and through the second differentiating center nb - to the output of the sawtooth generator and vkod - to the input of the second counting trigger signal combining units, the outputs of which through the auxiliary amplifiers connected with opposite counting outputs of flip-flops and the outputs - to the emitter-ba .zovymi transitions sootvetstvukntsih transistors G13.

Недостаток этого устройства св зан с использованием аналоговой элементной базы и про вл етс в ограниченной области его практическогоThe disadvantage of this device is associated with the use of an analog element base and is manifested in a limited area of its practical

применени , не охватывающей, в частности , инверторы класса D, характеризующиес большой кратностью изменени длительности управл ющих сигналов .applications that do not cover, in particular, class D inverters, characterized by a large multiplicity of change in the duration of the control signals.

Известно устройство дл управлени транзисторным инвертором, содержащее взаимосв занные основнойA device for controlling a transistor inverter is known, comprising interconnected main

и вспомогательньй реверсивные счетчики импульсов, распределитель импульсов , первый вход которого подключен к дешифрирующему выходу основного реверсивного счетчика импульcoBj блок формировани тактовых интервалов , один из входов которого соединен с выходом вспомогательного счетчика импульсов, а один из выходов - с соответствующим входом вспомогательного реверсивного счетчика импульсов и с вторым входом распределител импульсов, переключатель кратности, выход которого подключен к соответствующему входу реверсивного счетчика импульсов и к третьему входу распределител импульсов, аналого-цифровой преобразователь частоты, один из выходов которого соединен с входом переключател and auxiliary reversible pulse counters, pulse distributor, the first input of which is connected to the interpreting output of the main reversible pulse counter coBj a block of forming clock intervals, one of the inputs of which is connected to the output of the auxiliary pulse counter, and one of the outputs with the corresponding input of the auxiliary reversible pulse counter and with the second input of the pulse distributor, the multiplicity switch, the output of which is connected to the corresponding input of the reversible counter imp pulses and to the third input of the pulse distributor, analog-to-digital frequency converter, one of the outputs of which is connected to the input of the switch

кратности, преобразователь код частота , входы которого подключены к выходу переключател кратности и к другим выходам блока формировани тактовьк интервалов и аналогоцифрового преобразовател частоты, а ьрсоды к соответствующим входам блока ормировани тактовых интервалов,аналого-цифрового преобразовател частоты и обоих реверсивных счетчиков импульсов C2i, Недостаток данного устройства заключаетс в значительной конструктивной сложности. При осуществлении регулировани выходного напр жени инвертора возникает также необходимость корректировани частоты преобразовател код - частота, причем в общем случае по нелинейному закону. Наиболее близким к изобретению по технической сущности вл етс устройство дл управлени транзистор ным мостовым инвертором, содержащее блок формировани п временных интервалов равной длительности, включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, счетчик импульсов и первый дешифратор, блок формировани временных интервалов переменной длительности, включающий последовательно включенные управл емьй генератор импульсов, реверсивный счетчик импульсов, управл ющие входы пр мого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор, входы которого соединены с разр дными выходами реверсивного счетчика импульсов, блок распределени времен ных интервалов переменной длительнос ти, включающий п стробирующих элементов И, входы каждого i-ro из которых подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора, две груп пы по п распределительньсс элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно - с пр мым и инверсным выходами тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых подключены к выходам распределительных элементов И соответствующей группы, формирователь высокочастотных импульсов управлени , входы которого соединены с выходами элементов РШИ блока распределени временных интервалов переменной длительности по временным интервалам равной длительности, формирователь низкочастотных импульсов управлени , вход которого соединен с первым выходом первого дешифра тора, а пр мой и инверсный выходы предназначены дл подключени , эмиттер-базовых переходов транзисторов одной из вертикалей инвертора, два коммутатора, включающие по две пары элементов И, в каждой из которых первьй вход одного элемента И под;ключен к пр мому, а первый вход другого элемента И к инверсному выходам формировател низкочастотных импульсов управлени , второй вход одного элемента И соединен с пр мым, а второй вход другого элемента И с инверсным выходами формировател высокочастотных импульсов управлени , и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, а включенные параллельно выходы предназначены дл подключени эмиттер-базового перехода одного из транзисторов другойвертикали инвертора ti 3 X Недостаток известного устройства определ етс низкой надежностью, обусловленной большими сквозными токами через транзисторы вертикалей инвертора при их переключени х, особенно в режиме класса D и при использовании дл питани инвертора повышенных напр жений. Целью изобретени вл етс повышение надежности управлени путем исключени сквозных токов через транзисторы инвертора. Поставленна цель достигаетс тем, что в устройство дл управлени транзисторным мостовым инвертором , содержащее блок формировани п временных интервалов равной длительности , включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер , счетчик импульсов и первый дешифратор , блок формировани временных интервалов переменной длительности , включающий последовательно включенные управл емый генератор импульсов, реверсивный счетчик импульсов, управл ющие входы пр мого и обратного счета которого подключены к выходам тактирующего триггера , и второй дешифратор, входы которого соединены с разр дными вькодами реверсивного счетчика импульсов , блок распределени временных интервалов переменной длительности по временным интервалам равной длительности, включающий п стробирующих элементов И, входы каждого i-ro из которых подключены к одноименному вькоду первого дешифратора и к j-му выходу второго де .шифратора, две группы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно с пр мым и инверсным выходами тактирующего триггера, и первый и второй элементы И.ПИ, выходы каждого из которых подключены к выходам распределительньпс элементов И соответствующей группы, формирователь высокочастотных импульсов управлени , формирователь низкочастотных импульсов управлени , вход которог соединен с первым выходом первого дешифратора, а пр мой и инверсньй выходы предназначены дл подключени эмиттер-базовых переходов транзисторов одной из вертикалей инвертора, два коммутатора, включающих по две пары элементов И, в каждой из котор ых первьй вход одного элемента И подключен к пр мому , а первьй вход другого элемента И к инверсному выходам формировател низкочастотных импульсов управлени , и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из па введены дополнительные, аналогичны основным блок распределени временных интервалов переменной длительности по временным интервалам равной длительности и формирователь высокочастотных импульсов управлени ,, а блок формировани временных интервалов переменной длительности снабжен дополнительным дешифратором , входь которого включены параллельно-входам второго дешифратора, причем входы каждого i-ro стробирующего элемента И дополнительного блока распределени временных интервалов переменной длительности по временным интервалам ра)зной длительности подключены к одноименному вькоду первого дешифратора и к (j+UN)-My выходу дополнительного дешифратора, где 4N - посто нньй коэффициент сдвига пор дковых номеров , вторые входы каждой.пары элементов И коммутаторов соединеныfrequency converter, frequency code, the inputs of which are connected to the output of the frequency switch and other outputs of the clock shaping unit and the analog-digital frequency converter, and the transducer to the corresponding inputs of the clock timing unit, analogue-digital frequency converter and both reversible pulse counters C2i, The disadvantage of this The device is in considerable structural complexity. When adjusting the output voltage of the inverter, it is also necessary to adjust the frequency of the code-frequency converter, and in the general case, according to a non-linear law. The closest to the invention to the technical essence is a device for controlling a transistor bridge inverter, comprising a block of formation of n time intervals of equal duration, including a series-connected stable frequency generator, a clocking trigger, a pulse counter and the first decoder, a block of forming time intervals of variable duration, inclusive sequential control pulse generator, reversible pulse counter, direct control inputs and the reverse counting of which is connected to the outputs of the clocking trigger, and the second decoder, the inputs of which are connected to the discharge outputs of the reversible pulse counter, the block for the distribution of time intervals of variable duration, including the gating elements AND, the inputs of each i-ro of which are connected to the same the output of the first decoder and the j-th output of the second decoder, two groups of distribution components I in the first, whose first inputs are connected to the outputs of the same-name strobe elements AND, and the second in Odes in groups - with direct and inverse outputs of the clock trigger, and the first and second OR elements, each of which inputs are connected to the outputs of the AND distribution elements of the corresponding group, are high frequency control impulse drivers, the inputs of which are connected to the outputs of the PCHI elements of the time duration distribution unit over time intervals of equal duration, the shaper of low-frequency control pulses, whose input is connected to the first output of the first decoder, and My and inverse outputs are designed to connect, the emitter-base transitions of the transistors of one of the inverter verticals, two switches comprising two pairs of AND elements, each of which has the first input of one element AND under; is connected to the direct one, and the first input of another element AND to the inverted outputs of the low-frequency control pulse driver, the second input of one And element is connected to the direct one, and the second input of another element And to the inverted outputs of the high-frequency control pulse generator, and two elements each, OR One of the pairs is connected to the outputs of the elements, and the outputs connected in parallel are intended for connecting the emitter-base transition of one of the transistors of another inverter of the inverter ti 3 X The disadvantage of the known device is determined by low reliability due to high through currents through the transistors of the inverters verticals when switching x, especially in class D mode and when used with an overvoltage inverter to power. The aim of the invention is to increase the control reliability by eliminating the through currents through the inverter transistors. The goal is achieved by the fact that the device for controlling a transistor bridge inverter contains a block of formation of n time intervals of equal duration, including a series-connected stable frequency generator, a clocking trigger, a pulse counter and the first decoder, a block of forming time intervals of variable duration, including successively included controlled pulse generator, reversible pulse counter, direct and reverse count control inputs The second decoder, the inputs of which are connected to the bit codes of the reversible pulse counter, the block of distribution of time intervals of variable duration over time intervals of the same duration, including p gate elements I, the inputs of each i-ro of which are connected to the same duration The code of the first decoder and to the j-th output of the second de-encoder, two groups of distribution components I and I, the first inputs of which are connected to the outputs of the same gate of the same And the second inputs are in group with the direct and inverse outputs of the clock trigger, and the first and second elements I.PI, the outputs of each of which are connected to the outputs of the AND elements of the corresponding group, the driver of high-frequency control pulses, the driver of low-frequency control pulses, which input connected to the first output of the first decoder, and the direct and inverse outputs are designed to connect the emitter-base transitions of the transistors of one of the verticals of the inverter, two switches, including two pairs of elements AND, in each of which the first input of one element AND is connected to the direct, and the first input of another element AND to the inverse outputs of the generator of low-frequency control pulses, and two elements OR, the inputs of each of which are connected to the outputs of the elements And one of the steps was introduced additional, similar to the main block of the distribution of time intervals of variable duration over time intervals of equal duration and the shaper of high-frequency control pulses, and the block forming the temporal x intervals of variable duration are provided with an additional decoder, the input of which is connected in parallel to the inputs of the second decoder, and the inputs of each i-ro gate element I of the additional block of distribution of time intervals of variable duration over time intervals of different duration are connected to the same name of the first decoder and to (j + UN) -My to the output of the additional decoder, where 4N is the constant shift coefficient of serial numbers, the second inputs of each. The pairs of elements AND switches are connected

,с выходами разноименных элементов ИЛИ, вход щих в разные блоки, with outputs of opposite elements OR, included in different blocks

распределени временных интервалов переменной длительности по временным интервалам равной длительности входы каждого формировател высокочастотных импульсов управлени подключены к выходам элементов ИЛИthe distribution of time intervals of variable duration over time intervals of equal duration the inputs of each generator of high-frequency control pulses are connected to the outputs of the elements OR

соответствующего коммутатора, а выход предназначен дл подключени эмиттер-базовйго перехода одного из транзисторов другой вертикали, инвертора.corresponding switch, and the output is designed to connect the emitter-base transition of one of the transistors of the other vertical inverter.

На фиг. 1 предствлена укрупленна структурна схема предложенного устройства дл управлени транзисторным мостовым инвертором, работающим в классе D; на фиг. 2 - развернута функциональна схема устройства; на фиг. - временные диаграммы сигналов на выходах отдельных блоков (индексы при напр жени х на выходах функциональных блоков соответствуют цифровым позици м этих блоков на фиг. 1,2).FIG. 1 presents an enlarged structural diagram of the proposed device for controlling a transistor bridge inverter operating in class D; in fig. 2 - deployed a functional diagram of the device; in fig. - time diagrams of signals at the outputs of individual blocks (indices at the voltages at the outputs of the functional blocks correspond to the digital positions of these blocks in Fig. 1.2).

Устройство содержит блок. 1 (фиг, 1) форми1 овани п временных интервалов равной длительности, блок 2 формировани временных интервалов переменной длительности, блоки 3 и 4 распр.еделени временных интервалов переменной длительности по временным интервалам равной длительности, формирователь 5 низкочастотных импульсов управлени , коммутаторы 6 и 7 и формирователи 8 и 9 высокочастотных импульсов управлени . В состав устройства вход т также вспомогательные усилители 10-12 мощности, обеспечивающие, помимоусилени , требуемую гальваническую разв зку цепей управлени . Позицией 13 на структурной схеме обозначен управл емый инвертор. .The device contains a block. 1 (FIG. 1) forming n time intervals of equal duration, block 2 of forming time intervals of variable duration, blocks 3 and 4 of spreading time intervals of variable duration over time intervals of equal duration, shaper 5 low-frequency control pulses, switches 6 and 7 and shapers 8 and 9 high frequency control pulses. The device also includes auxiliary power amplifiers 10-12 providing, in addition to amplification, the required electrical isolation of control circuits. Position 13 on the block diagram designates a controlled inverter. .

Блок 1 формировани п временных интервалов равной длительности включает в себ последовательно 0 включенные генератор 14 (фиг. 2) импульсов стабильной частоты, так тирующий триггер 15, счетчик 16 импульсов и дешифратор 17. Блок 2 формировани временных интервалов 5 переменной длительности включает в себ последовательно включенные управл емый(напр жением обратной св зи V ) генератор 18 импульсов, реверсивный счетчик 19 импульсов,The unit 1 for generating n time intervals of equal duration includes, in series 0, an oscillator 14 (FIG. 2) of stable frequency pulses, such as a trigger 15, a pulse counter 16 and a decoder 17. A variable duration time interval 5 block 2 includes sequentially connected controlled (voltage feedback V) pulse generator 18, reversing pulse counter 19,

0 управл ющие входы пр мого и обратного счета которого подключены к вы0 of which direct and reverse counting control inputs are connected to you

ходам тактирующего триггера 15, и дешифраторы 20 и 21, входы которых параллельно соединены с разр дными выходами счетчика 19. Блоки 3 и 4 распределени временных интервалов переменной длительности по временным интервалам равной длительности включают в себ соответственно стробирующие элементы И 22.1-22.П и 23.1-23.П группы распределительных элементов И 24.1-24.п, 25.1-25.П-И 26.1-26.п, 27.1-27.п, элементы ИЛИ 28, 29 и 30, 31. Входы каждого i-ro из стробирующих элементов И 22.1-22.П подключены к одноименному выходу дешифратора 17 и к j-му выходу дешифратора 20. Входы каждого i-ro из стробируюш их элементов 23.1-23.п подключены к одноименному выходу дешифратора 17 и к (j+4N)-My выходу дешифратора 21 (aN - посто нный коэффициент сдвига пор дковых номеров). Первые входы распределительных элементов И 24.124 .п, 25.1-25.п и 26.1-26.п, 27.127 .п соединены с выходами одноименных стробирующих элементов И 22.122 .п и 23.1-23.П, а вторые погруппно - с пр мым и инверсным выходами тактирующего триггера 15. Входы элементов ИЛИ 28, 29 и 30, 31 подключены к выходам соответствуюш;их групп разделительных элементов И 24..124 .п, 25.1-25.п и 26.1-26.п, 27.127 .п. Коммутаторы 6 и 7 включают в себ соответственно пары элементов И 32-33, 34-35 и 36-37,. 38-39, элементы ИЛИ 40,41 и 42,43. В каждой из упом нутых пар элементов И первый вход одного элемента И подключен к пр мому, а первый вход другого эле мента И к инверсному выходам формиро вател 5 низкочастотных импульсов управлени , а вторые входы каждой пары элементов И соединены с выходами разноименных элементов ИЛИ 28-31, вход щих в разные блоки 3,4 распределени временных интервалов перемен ной длительности по временным интервалам равной длительности. В частнос ти, вторые входы элементов.И 32,33 соединены с выходами соответственно элементов ИЛИ 28,31, вторые входы элементов И 34,35 - с выходами .соответственно элементов ИЛИ 29,30, вторые входы элементов И 36,37 - с выхо дами соответственно элементов ИЛИ 31 28, вторые входы элементов И 38,39 с выходами соответственно элементов ИЛИ 30,29. Входы каждого из элементов ИЛИ 40-43 соединены с выходами одной из пар элементов И 32-39, а именно, входы элеме та ИЛИ 40 соединены с выходами элементов И 32,33, входы элемента ИЛИ 41 - с выходами элементов И 34, 35, входы элемен , та ИЛИ 42 - с выходами элементов И 36,37, входы элемента ИЛИ 43 с выходами э.лементов И 38,39.Входы формировател 8 высокочастотных импульсов управлени подключены к выходам элементов ИЛИ 40,41, а входы формировател 9 высокочастотных импульсов управлени - к выходам элементов ИЛИ 42,43. Пр мой и инверсный выходы формировател 5 низкочастотных импульсов управлени предназначены дл подключени эмиттер-базовых переходов транзисторов одной из вертикалей инвег--ора 13 через усилитель 10 мощности с раздельными выходами . Выходы формирователей 8 и 9 высокочастотных импульсов управлени предназначены дл подключени эмиттер-базовых переходов транзисторов другой вертикали инвертора 13 через усилители 11 и 12 мощности. Устройство работает следующим образом. В блоке 1 формировани п временных интервалов равной длительности циклически вырабатываетс совокупность из п равньк по величине временных интервалов п (фиг. За), суммарна продолжительность которых в пределах каждого цикла точно соответствует половине требуемого периода Т выходного напр жени инвертора. Число п в принципе может быть выбрано как четным так и нечетньм что в конечном счете обуславливает весьма незначительную разницу в спектральном составе выходного напр жени инвертора . Из практических соображений C учетом широкого использовани элементов вычислительной техники, работающих в двоичном коде, удобнее общее количество интервалов п за цикл выбирать четным, например, равным 16. Однако дл большей нагл дности временные диаграммы ,(фиг. 3) изображены дл случа нечетного п, при котором Т , в точках т по ОСИвремени расположены не границы двух соседних интервалов, а середины соответствующих интерваль ,ных участков. Стабильность периода Т выходного напр жени инвертора 13 определ етс стабильностью суммарной продолжительности интервалов, котора поддерживаетс на высоком уровне благодари наличию в блоке 1 стабильного по частоте генератора 14 импульсов. Функционирование блока 2 формировани временных интервалов переменной длительности базируетс на априррном подборе дл совокупности п временных интервалов равной длительности двух совокупностей их п градаций , т.е. двух р дов натуральных чисел, отличающихс друг от друга в пор дке следовани интервалов по синусоидальному закону с условием, что числа одного р да превышают другого р да на величину 4N, пропорциональную времени рассасывани избыточных носителей в базах транэис торов инвертора 13. Если, в частности , п 16 и, следовательно, угловой диапазон одного интервала соответствует , то дл углов, относ щихс к серединам интервалов, можно подобрать следующие числовые р ды: 3,8,13,18,22,25,27,28,28,27,25,22, 18,13,8,3 и 4,9,14,19,23,26,28,29, 29,28,26,23,19,14,9,4. Максимальные числа в указанных р дах (28 и 29) характеризуют собой точность приближени указанных совокупностей града- ций к синусоидальному закону и ограничиваютс лишь общими количествами выходов в дешифраторах 20, 21, с помощью которых осуществл етс фиксаци выбранных числовых р дов. Длительности, соответствующие зафиксированным градаци м, формируютс вход щим в состав блока 2 реверсивным счетчиком 19 импульсов, который под действием сигналов с одного из выходов тактирующего триггера 15 бло ка I-BO вторую половину каждого интервала осуществл ет суммирование импуль сов, генерируемых генератором 18, а в первую половину производит их вы читание. В серединах интервалов осуществл етс сброс счетчика. В. резуль тате в течение каждого интервала на всех выходах блока 2 импульсы по вл ютс дважды (фиг. 36), причем импуль сы Uj с выходов дешифратора 20 оказы ваютс ближе смещенньпчик середине интервала, чем импульсы U с ВЬЕХОДОВ дещифратора 21. Временной промежуток между импульсами на том или ином Ьыходе блока 2 и характеризует собой формируемую длительность. Общее чис-ло импульсов на каждом интервале как дл одной, так и дл другой группы выходов соответствует 2п, а количест во сформированньк временных промежутков в пределах каждой группы выходов составл ет п. Блоки 3 и 4 распределени временных интервалов переменной длительнос ти ло временным интервалам равной длительности вл ютс в сущности логическими функциональными узлами и осуществл ют указанное распределение под действием сигналов с выходов тактирующего триггера 15 блока 1. Размещенные по интервалам длительности, т.е. временные промежутки между импульсами Uj и , а также U и v (фиг. Зв, г) измен ютс от интервала к интервалу по синусоидальному закону . . Формирователь 5 низкочастотных импульсов управлени под дейс.твием сигнала с первого выхода дешифратора 17 блока 1 вырабатывает симметричные пр моугольные сигналы Uj и Uc, сдвинутые друг относительно друга на 180°(фиг.Зд). Эти сигналы, во-первых , используютс дл управлени транзисторами одной из вертикалей 13, а, во-вторых, обеспечивают противофазное с частотой выходного напр жени управление, коммутаторами 6 и 7. Последними производитс разделение образованных на выходах блоков 3 и 4 временных промежутков -Hft две независимые последовательности с чередуюТ щимис через совокупност ми импульсов Uj, Uj и и,,и (выходные сигналы коммутаторов 6 и 7 не отображены) Формирователи 8 и 9 высокочастотных импульсов управлени , воспринима сигналы с выходов коммутаторов 5, 65 воспроизвод т в итоге широтномодулированные сигналы Ug, Ug с череТ дующимис через г совокупност ми импульсов, подвергнутых модул ции по разным законам. Одна из совокупностей импульсов имеет.синусоидальный закон модул ции (псевдосинусоидальные сигналь: ) , а друга (1- 81п)-й закон (фиг. Зе, ж). Сигналы Up, Ug исполь- зуютс дл управлени транзисторами другой вертикали инвертора 13, на выходе которого фильтром низких частот (не показан) выдел етс в итоге синусоидальный сигнал (фиг. Зз). Анализ временных диаграмм (фиг. Зе,ж) -показьгоает, что при практическом использовании устройства импульсы управлени , поступающие на эмиттер-базовые переходы транзисторов инвертора 13, переключающихс с высокой частотой, не перекрываютс в моменты переключени , при этом длительность бестоковых пауз может в каждом случае устанавливатьс оптимальной с учетом времени рассасывани избыточных норителей в базах транзисторов, определ емого выбранным режимом инвертора 13 и типом примененных транзисторов. Предложен110200 912 ное устройство позвол ет, таким образом, производить эффективное исключение сквозных токов и тем самым обеспечивает повьпаенную надежность управлени транзисторным мостовым инвертором.strokes of the clock trigger 15, and decoders 20 and 21, the inputs of which are connected in parallel with the bit outputs of the counter 19. Blocks 3 and 4 of the distribution of time intervals of variable duration over time intervals of equal duration include gates And 22.1-22.P and 23.1, respectively -23.P group distribution elements And 24.1-24.p, 25.1-25.P-I 26.1-26.p, 27.1-27.p, elements OR 28, 29 and 30, 31. The inputs of each i-ro from the gate elements 22.1-22.P are connected to the same output of the decoder 17 and to the j-th output of the decoder 20. The inputs of each i-ro from gating their elements 23.1-23.p are connected to the same output of the decoder 17 and to (j + 4N) -My the output of the decoder 21 (aN is the constant shift coefficient of serial numbers). The first inputs of distribution elements And 24.124 .p, 25.1-25.p and 26.1-26.p, 27.127. P are connected to the outputs of the same-gate gates And 22.122. P and 23.1-23.p, and the second in groups - with direct and inverse the outputs of the clock trigger 15. The inputs of the elements OR 28, 29 and 30, 31 are connected to the outputs of the corresponding; their groups of separation elements AND 24..124 .p, 25.1-25.p and 26.1-26.p, 27.127 .p. Switches 6 and 7 include pairs of AND elements 32-33, 34-35, and 36-37, respectively. 38-39, elements OR 40.41 and 42.43. In each of the mentioned pairs of elements, the first input of one element I is connected to the direct one, and the first input of another element AND to the inverse outputs of the former 5 low-frequency control pulses, and the second inputs of each pair of elements AND are connected to the outputs of opposite elements OR 28- 31 included in different blocks 3.4 of the distribution of time intervals of varying duration over time intervals of equal duration. In particular, the second inputs of the elements. And 32.33 are connected to the outputs of the elements OR 28.31, respectively, the second inputs of the And 34.35 elements - to the outputs of the corresponding elements OR 29.30, the second inputs of the And 36.37 elements - from the output Dami, respectively, of the elements OR 31 28, the second inputs of the elements And 38,39 with the outputs, respectively, of the elements OR 30,29. The inputs of each of the elements OR 40-43 are connected to the outputs of one of the pairs of elements AND 32-39, namely, the inputs of the element OR 40 are connected to the outputs of the elements AND 32,33, the inputs of the element OR 41 - with the outputs of the elements AND 34, 35, element inputs, and OR 42 - with outputs of elements AND 36,37, inputs of element OR 43 with outputs of elements And 38,39. Inputs of the driver 8 high-frequency control pulses are connected to the outputs of the elements OR 40,41, and inputs of the generator of 9 high-frequency pulses controls - to the outputs of the elements OR 42,43. The direct and inverse outputs of the driver 5 low-frequency control pulses are designed to connect the emitter-base transitions of the transistors of one of the vertical vertical 13 through the amplifier 10 power with separate outputs. The outputs of the shapers 8 and 9 of the high-frequency control pulses are designed to connect the emitter-base transitions of the transistors of the other vertical of the inverter 13 through the power amplifiers 11 and 12. The device works as follows. In block 1, the formation of n time intervals of equal duration cyclically produces a set of n equally sized time intervals n (Fig. 3a), the total duration of which within each cycle exactly corresponds to half of the required period T of the inverter output voltage. The number n in principle can be chosen both even and odd, which ultimately causes a very small difference in the spectral composition of the output voltage of the inverter. For practical reasons, taking into account the widespread use of elements of computing equipment operating in binary code, it is more convenient to choose the total number of intervals n per cycle to be even, for example, 16. However, for greater consistency, time diagrams (Fig. 3) are shown for the case of odd n, at which T, at points m, according to the OSI time, the borders of the two adjacent intervals are not located, but the midpoints of the corresponding intervals. The stability of the period T of the output voltage of the inverter 13 is determined by the stability of the total duration of the intervals, which is maintained at a high level thanks to the presence in the block 1 of a frequency generator of 14 pulses. The operation of block 2 for the formation of time intervals of variable duration is based on an a priori selection for a set of n time intervals equal to the duration of two sets of their n gradations, i.e. two rows of positive integers differing from each other in the order of intervals following a sinusoidal law with the condition that the numbers of one row exceed the other row by 4N proportional to the resorption time of excess carriers in the bases of the inverter's transistor 13. , p 16 and, therefore, the angular range of one interval corresponds, then for the angles belonging to the midpoints of the intervals, you can choose the following numerical rows: 3,8,13,18,22,25,27,28,28,27, 25,22, 18,13,8,3 and 4,9,14,19,23,26,28,29, 29,28,26,23,19,14,9,4. The maximum numbers in the specified series (28 and 29) characterize the accuracy of approximation of the indicated sets of gradations to the sinusoidal law and are limited only by the total number of outputs in the decoders 20, 21, which are used to fix the selected numerical series. The durations corresponding to the recorded gradations are formed by the reversible pulse counter 19 pulses included in block 2, which, under the action of signals from one of the outputs of the clock trigger 15 of the I-BO, the second half of each interval is summed by the pulses generated by the generator 18, and in the first half produces them you are reading. In the middle of the intervals, the counter is reset. B. The result for each interval on all outputs of block 2 pulses appear twice (Fig. 36), and the pulses Uj from the outputs of the decoder 20 appear to be closer to the middle of the interval than the pulses U from the PLAYERS of the descrambler 21. The time interval between impulses on one or another output of block 2 and characterizes the formed duration. The total number of pulses in each interval for one and for another group of outputs corresponds to 2p, and the number of formed time intervals within each group of outputs is n. Blocks 3 and 4 of the distribution of time intervals of variable duration The durations are essentially logical functional units and the indicated distribution is performed under the action of signals from the outputs of the clock trigger 15 of block 1. Placed in intervals of duration, i.e. the time intervals between pulses Uj and, as well as U and v (fig. Sv, d) vary from one interval to another according to a sinusoidal law. . The shaper 5 of low-frequency control pulses, under the signal from the first output of the decoder 17 of block 1, generates symmetric rectangular signals Uj and Uc, which are shifted relative to each other by 180 ° (FIG. 13A). These signals are, firstly, used to control the transistors of one of the verticals 13, and, secondly, they provide antiphase control with the output voltage frequency, the switches 6 and 7. The last units produced at the outputs of the 3 and 4 time intervals are Hft two independent sequences with alternating through sets of pulses Uj, Uj and and, and (output signals of switches 6 and 7 are not displayed) Formers 8 and 9 high-frequency control pulses, perceived signals from the outputs of switches 5, 65 reproduce, as a result, latitude-modulated signals Ug, Ug with alternating pulses through g and a set of pulses subjected to modulation according to different laws. One of the impulses has the sinusoidal modulation law (pseudosinusoidal signal:), and the other (1-110n) th law (Fig. Ze, g). The signals Up, Ug are used to control the transistors of the other vertical of the inverter 13, at the output of which a low-pass filter (not shown) results in a sine-wave signal (Fig. 3). Analysis of timing diagrams (Fig. 3e, g) shows that in practical use of the device, control pulses arriving at the emitter-base transitions of the transistors of the inverter 13 switching with a high frequency do not overlap at the moments of switching, while the duration of dead pauses can in each the case is set to be optimal taking into account the resorption time of redundant rotors in the bases of the transistors, determined by the selected inverter mode 13 and the type of transistors used. The proposed 110200 912 device thus makes it possible to efficiently eliminate through-currents and thus ensures reliable control of the transistor bridge inverter.

Claims

DEVICE FOR MANAGEMENT. A TRANSISTOR BRIDGE INVERTER, comprising a unit for generating η time intervals of equal duration, including a pulse generator of a stable frequency sequentially connected, a timing trigger,. a pulse counter and a first decoder, a unit for generating time intervals of variable duration, including a sequentially controlled controlled pulse generator, a reversible pulse counter, the control inputs of the forward and reverse counts of which are connected to the outputs of the timing trigger, and a second decoder, the inputs of which are connected to the discharge outputs of the reversible pulse counter , a block for the distribution of time intervals of variable duration over time intervals of equal duration, including η strobe elements And, the inputs of each i-ro of which are connected to the same output of the first decoder and to the j-th output of the second decoder, torus, two groups of η distribution elements And, the first inputs of which are connected to the outputs of the same gate elements And, and the second group inputs - with direct and inverse outputs of the timing trigger, and the first and second OR elements, the inputs of each of which are connected to the outputs of the distribution elements AND of the corresponding group, a shaper of high-frequency control pulses, al low-frequency control pulses, the input of which is connected to the first output of the first decoder, and the direct and in? g; Versatile outputs are designed to connect the emitter-base junctions of transistors of one of the verticals (inverter, two switches, including two pairs of And elements, in each of which the first input of one And element is connected to the direct, and the first input of the other And element to the inverse outputs of the low-frequency driver control pulses, and two OR elements, the inputs of each of which are connected to the outputs of the elements AND of one of the pairs, characterized in that, in order to increase reliability by eliminating through currents through transistors and inverter, it introduced additional, similar to the main unit for the distribution of time intervals of variable duration over time intervals of equal duration and the shaper of high-frequency control pulses, and the block for the formation of time intervals of variable duration is equipped with an additional

SU,. “1102009 a decoder, the inputs of which are connected parallel to the inputs of the second decoder, and the inputs of each ί -st gate element And an additional block for the distribution of time intervals of variable duration over time intervals of equal duration are connected to the same output of the first decoder and to (j + AN) -My to the output of an additional decoder, where ΔΝ is a constant shift coefficient of serial numbers, the second inputs of each pair of elements AND switches are connected to the outputs of unlike elements OR included in different e slot allocation blocks of varying lengths of time slots of equal duration, the inputs of each high frequency generator connected to the control pulse outputs of OR elements corresponding to the switch, and an output for connection emitterbazovogo transition from one another vertically tranzis tori inverter.