Изобретение относитс к радиотехнике и может использоватьс дл полу чени двух гармонических колебаний ин фанизкой частоты со стабильным фазовым сдвигом. Известен генератор синусоидальных колебаний инфраниэкой частоты, содержащий тактовый генератор, реверсивные счетчики с блоками управлени цифроаналоговые преобразователи, управл емые регистры сдвига и блок синхронизации Cl}. Однако известное- устройство не обеспечивает стабильного сдвига фазы .формируемых квадратурных сигналов, так как взаимна синхронизаци регистррв осутаествл етс один раз за период. , На Иболее близким к предлагаемому по технической сущности вл етс генератор синусоидальных колебаний И-нфранизкой частоты, содержащий :послёдовательно соединенные тактовый генератор и реверсивный счетчик, к входу управлени направлением счета которого подключён блок управле-,. |НИ , и два канала, каждый из которых выполнен из последовательно соединен ных посто нного запоминающего устрой ства и цифроаналогового преобразоват л , причем поразр дные выходы. реверсивного счетчика соединены с соответствукидйми пбразр днеами входами посто нного .запоминающего устройства первого канала E2J.. Однако известный генератор синусоидальных колебаний инфранизкой час тоты обладает недостаточной стабилы .ностью квадратурного сдвига фaзtз выа.одньзх сигналов.Цель изобретени - повышение стабильности квадратурного сдвига фазы выходных сигналов. . Постдвленна цель достигаетс тем что в генератор синусоидальных колебаний инфранизкой частоты, содержащи последовательно соединенные тактовый генератор и реверсй-вный счетчик, к входу управлени направлением счета которого подключен блЬк управлени , и два канала, каждый из которых выполнен из последовательно соединенных . посто нного saHOMHHaifflaero устрой ctвa и цифроаналогового преобразовател / причем поразр дные выходы реверсивного счётник а соединены с соот ветствующими поразр днкми входами посто нного запоминающего устройства первого канала, в каждом из каналов к зыхо у цифроаналогового преобразовател подключен ключевой перемнож тель , а между поразр дными выходами реверсивного счетчика и соответст поразр дными входами посто н ного запоминающего устройства второго канала включен блок инверторов, а между выхЪдом переполнени реверcjHBHoro счётчика и управл ющим входо ключевого перемножител второго канала введены последовательно соединенные двухразр дный счетчик и злемент ИСКЛЮЧАЮРЩЕ ИЛИ, при этом выходы старшего и младшего разр дов двухразр дного счетчика соответственно соединены с управл ющим входом ключевого перемножител первого канала и входом блока управлени . На чертеже представлена структурна электрическа схема предлагаемого устройства. Генератор синусоидальных колебаНИИ инфранизкой частоты содержит, тактовый генератор 1, реверсивный счетчик 2, блок 3 управлени , двухразр дный счетчик 4, элемент ИСКЛК ЧАЮйЩЕ ИЛИ 5, первое посто нное запоминающее устройство ПЗУ 6, первый цифроаналоговый преобразователь ЦАП 7, блок 8 инверторов, второй ПЗУ 9, второй ЦАП 10, первый ключевой перемножитель И, второй ключевой перемножитель 12. Генератор синусоидальных колебаний инфранизкой частоты работает Следующим образом. Тактовый генератор 1 задает-рабочую частоту реверсивного счетчика 2. Блок 3 управлени управл етс с выхода младшего разр да двухразр дного счетчика 4 и задает режим работы реверсивного счетчика Р в следующем пор дке: первую и третью четверти периода формируемого сигнала - сложение, вторую и четвертую четверти - вычитание. Двухразр дный счетчик. 4 управл етс импульсами переполнени с выхода реверсив-. ного счетчика 2. На выходе элемента ИСКЛЮЧАЮ111ЕЕ ИЛИ 5 формируетс управл ющий сигнал, сдвинутый на 90°относительно выхода старшего разр да двухразр дного счетчика 4, который поступает на управл ющий вход ключевого перемножител 12 второго канала . Первое и второе ПЗУ б и 9 преобразуют квазилинейный последовательный код реверсивного счетчика 2 в квазисинусоидальный код, который преобразуетс соответственно первьи«1 и вторым ЦАП 7 и 10 в однопол рные синусоидальные импульсы напр жени . Первый ключевой перемножительИ инвертирует сигнал первого ЦАП 7 в течение третьей и четвертой четвертей периодаа, а второй ключевой перемножитель . 12 инвертирует сигнал второго ЦАП 10 в течение второй и третьей четверти периода при наличии сигналов логический О на управл ющих входах ключевых перемножите лей 11 и 12. В течение первой и третьей четвертей периода на выходах реверсивного счетчика 2 формируетс нарастаювднй последовательный код, в течение второй и четвертой четвертей перио3 10В48684The invention relates to radio engineering and can be used to obtain two harmonic frequencies with a stable phase shift. A known generator of sinusoidal oscillations of an infra frequency, containing a clock generator, reversible counters with control blocks, digital-to-analog converters, controllable shift registers, and a synchronization unit Cl}. However, the known device does not provide a stable phase shift of the formed quadrature signals, since the mutual synchronization of the registers is affected once per period. On the closest to the proposed technical entity is a generator of sinusoidal oscillations and frequency, containing: sequentially connected clock generator and a reversible counter, to the control input of which the counting direction is connected. NO, and two channels, each of which is made of a series-connected Permanent Storage Device and a Digital-Analog Conversion, with one-by-one outputs. the reversible counter is connected to the appropriate bottom portions of the inputs of the permanent storage device of the first channel E2J. However, the known generator of sinusoidal oscillations of the infra-low frequency has insufficient stability of the quadrature phase shift of the high signals. The purpose of the invention is to increase the stability of the quadrature phase shift of the output signals. . The postdvlennaya goal is achieved by the fact that in the generator of sinusoidal oscillations of infra-low frequency, containing a series-connected clock generator and a reversible counter, to the input of the control of the counting direction of which is connected a control, and two channels, each of which is made of series-connected. The fixed saHOMHHaifflaero device and the digital-to-analog converter / and the bit outputs of the reversible counter a are connected to the corresponding one-bit memory inputs of the permanent storage device of the first channel, in each of the channels of the digital-to-analog converter, the key multiplier has been applied. the counter and corresponding to the digit inputs of the permanent storage device of the second channel included a block of inverters, and between the output of the overflow of the counterjHBHoro counter and The control input of the key multiplier of the second channel is entered in series with a two-digit counter and the input EXCLUSIVELY OR, while the outputs of the high and low bits of the two-bit counter are respectively connected to the control input of the key multiplier of the first channel and the input of the control unit. The drawing shows a structural electrical circuit of the proposed device. Sine-wave oscillator with infra-low frequency contains, clock generator 1, reversible counter 2, control unit 3, two-bit counter 4, element EXCLUSIVE OR 5, first ROM ROM 6, first digital-to-analog converter DAC 7, inverter unit 8, second ROM 9, the second DAC 10, the first key multiplier And, the second key multiplier 12. The generator of infra-low sinusoidal oscillations works as follows. The clock generator 1 sets the operating frequency of the reversible counter 2. The control unit 3 is controlled from the low-bit output of the two-bit counter 4 and sets the operation mode of the reversible counter P in the following order: the first and third quarters of the formed signal period are addition, the second and fourth quarters - subtraction. Two-bit counter. 4 is controlled by overflow pulses from the reversing output-. A counter signal 2. At the output of the EXCEPT111EEE or 5 element, a control signal is generated that is shifted by 90 ° relative to the output of the high bit of the two-bit counter 4, which is fed to the control input of the key multiplier 12 of the second channel. The first and second ROMs b and 9 convert the quasilinear sequential code of the reversible counter 2 into a quasi-sinusoidal code, which is converted, respectively, by the first 1 and second D / A converters 7 and 10 into unipolar sinusoidal voltage pulses. The first key multiplier AND inverts the signal of the first DAC 7 during the third and fourth quarters of the period, and the second key multiplier. 12 inverts the signal of the second DAC 10 during the second and third quarters of the period in the presence of logical O signals at the control inputs of key multipliers 11 and 12. During the first and third quarters of the period, a progressive serial code is formed at the outputs of the reversible counter 2, during the second and fourth quarter of perio3 10B48684
да - спадающий последовательный код.. ный и косинусоидальный знакопеременНа входы первого ПЗУ 6 поступаетные выходные сигналы.yes - a decreasing sequential code. Ny and cosine alternating signs.
пр мо й код .с выходов реверсивного счетчика 2, а на входы второго .i Преимущество предлагаемого устройПЗУ 9 - инверсный ход с выходов бло-ства состоит в том, что стабильный ка 8 инверторов, за счет чего обес- 90 фазовый сдвиг двух выходных сипечиваетс четкий фазовый сдвиг ко-нусоидальных сигналов обеспечиваетдовой последовательности на 90,с независимо от частоты и начгшьной преобразуемой при помощи ПЗУ б и 9фазы формируемых сигналов. Применев квазисинусоидальный цифровой код,ние блока инверторов и ключевых пена выходах ЦАП 7 и 10 формируютс 10 ремножителей на выходе повышает подве последовательности сдвинутыхмехозащищенность в услови х помех и на 90 синусоидальных колебаний.унифицирует схемотехническое решение Первый и второй ключевые перемножи- элементную базу каждого из каналов тали 11 и 12 формируют синусоидаль-генератора.The direct code from the outputs of the reversible counter 2, and to the inputs of the second .i The advantage of the proposed ROM 9 device is the inverse run from the outputs of the drive, that the ka is stable to 8 inverters, due to which the phase shift of the two output currents is a clear phase shift of the cone-shaped signals provides a 90-degree sequence, irrespective of the frequency, and the generated signals generated using the ROM and phase 9 irrespective of the frequency. Using a quasi-sinusoidal digital code, the inverter block and key foam outputs of the DAC 7 and 10 are formed. 10 multipliers at the output increase the sequence of shifted interfacial immunity in the conditions of interference and 90 sinusoidal oscillations. Unifies the circuit design of the first and second key multipliers of each of the hoist channels 11 and 12 form a sinusoidal generator.