RU2008151980A - Способ и устройство генерирования смещенных по фазе двоичных сигналов и их использование - Google Patents
Способ и устройство генерирования смещенных по фазе двоичных сигналов и их использование Download PDFInfo
- Publication number
- RU2008151980A RU2008151980A RU2008151980/09A RU2008151980A RU2008151980A RU 2008151980 A RU2008151980 A RU 2008151980A RU 2008151980/09 A RU2008151980/09 A RU 2008151980/09A RU 2008151980 A RU2008151980 A RU 2008151980A RU 2008151980 A RU2008151980 A RU 2008151980A
- Authority
- RU
- Russia
- Prior art keywords
- current
- specified
- binary
- phase
- indicated
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
1. Способ генерирования двоичных сигналов (So1, So2, So3), смещенных по фазе на постоянно меняющийся контрольный фазовый угол (φ) относительно, по меньшей мере, одного двоичного сигнала синхронизации из совокупности двоичных сигналов. синхронизации (Si1, Si2, Si3), имеющих одинаковый изменяющийся период (ΔTtotal), согласно которому вырабатывают передние фронты (8) и срезы (12) указанных смещенных по фазе сигналов (So1, So2, So3) путем вычисления, по меньшей мере, одной задержки коммутации уровня (ΔT1) на основании передних фронтов (2, 3, 5, 6) или срезов (1, 4, 7) синхронизации, по меньшей мере, указанного двоичного сигнала синхронизации (Si1, Si2, Si3) в зависимости от, по меньшей мере, указанного контрольного фазового угла (φ), отличающийся тем, что из указанных фронтов синхронизации (1-7) выбирают, по меньшей мере, один ссылочный фронт (4, 5, 7), при котором указанная задержка (ΔT1) является минимальной. ! 2. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.1, отличающийся тем, что число указанных смещенных по фазе сигналов (So1, So2, So3) и число указанных сигналов синхронизации (Si1, Si2, Si3) равны заранее определенному числу фаз, при этом указанные сигналы синхронизации (Si1, Si2, Si3) имеют циклическое соотношение, равное 0,5, и смещены по фазе относительно друг друга на номинальный фазовый угол (Ф) в градусах, равный 360°, поделенных на указанное число фаз, при этом производят измерение интервала времени (ΔTpn) между двумя последовательными указанными фронтами синхронизации (1-7), при этом один из них является передним фронтом, а другой срезом. ! 3. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.2, отличающийся тем, что указанную задержку (
Claims (11)
1. Способ генерирования двоичных сигналов (So1, So2, So3), смещенных по фазе на постоянно меняющийся контрольный фазовый угол (φ) относительно, по меньшей мере, одного двоичного сигнала синхронизации из совокупности двоичных сигналов. синхронизации (Si1, Si2, Si3), имеющих одинаковый изменяющийся период (ΔTtotal), согласно которому вырабатывают передние фронты (8) и срезы (12) указанных смещенных по фазе сигналов (So1, So2, So3) путем вычисления, по меньшей мере, одной задержки коммутации уровня (ΔT1) на основании передних фронтов (2, 3, 5, 6) или срезов (1, 4, 7) синхронизации, по меньшей мере, указанного двоичного сигнала синхронизации (Si1, Si2, Si3) в зависимости от, по меньшей мере, указанного контрольного фазового угла (φ), отличающийся тем, что из указанных фронтов синхронизации (1-7) выбирают, по меньшей мере, один ссылочный фронт (4, 5, 7), при котором указанная задержка (ΔT1) является минимальной.
2. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.1, отличающийся тем, что число указанных смещенных по фазе сигналов (So1, So2, So3) и число указанных сигналов синхронизации (Si1, Si2, Si3) равны заранее определенному числу фаз, при этом указанные сигналы синхронизации (Si1, Si2, Si3) имеют циклическое соотношение, равное 0,5, и смещены по фазе относительно друг друга на номинальный фазовый угол (Ф) в градусах, равный 360°, поделенных на указанное число фаз, при этом производят измерение интервала времени (ΔTpn) между двумя последовательными указанными фронтами синхронизации (1-7), при этом один из них является передним фронтом, а другой срезом.
3. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.2, отличающийся тем, что указанную задержку (ΔT1) вычисляют для одного текущего двоичного сигнала синхронизации (Si1) среди указанных двоичных сигналов синхронизации (Si1, Si2, Si3) с целью выработки соответствующего фронта (8, 12) соответствующего текущего смещенного по фазе двоичного сигнала (So1) при помощи следующего выражения:
ΔT1=ΔTpn·(Δφref-φ+180)·Np/360
где ΔTpn - указанный интервал времени;
φ - указанный контрольный фазовый угол, составляющий от -180° до +180°;
Δφref - фазовое смещение φ0-φr, выраженное в градусах, между первоначальным фронтом (5) с первоначальным фазовым углом φ0 указанного текущего двоичного сигнала синхронизации (Si1) и указанным ссылочным фронтом (4, 5, 7) со ссылочным фазовым углом φr ссылочного двоичного сигнала синхронизации, выбранного среди указанных сигналов синхронизации (Si1, Si2, Si3);
Np равно удвоенному указанному числу фаз.
4. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.2, отличающийся тем, что межфронтовое значение (ΔTpn) указанного интервала времени (ΔTpn) получают в результате отсчета при помощи программируемой измерительной схемы задержки (TIMERM, 34), связанной с указанными двоичными сигналами синхронизации (Si1, Si2, Si3) и имеющей заранее определенную частоту приращения измерения (FTIMERM).
5. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.4, отличающийся тем, что для одного текущего двоичного сигнала синхронизации (Si1) среди указанных двоичных сигналов синхронизации (Si1, Si2, Si3) вычисляют текущее значение (ΔVT1) указанной задержки (ΔT1) с целью выработки соответствующего фронта (8, 12) соответствующего текущего смещенного по фазе двоичного сигнала (So1), при помощи следующего выражения:
VΔT1=VΔTpn·(Δφref-φ+180)·Np/360
где VΔTpn - указанное межфронтовое значение;
φ - указанный контрольный фазовый угол, составляющий от -180° до +180°;
Δφref - фазовое смещение φ0-φr, выраженное в градусах, между первоначальным фронтом (5) первоначального фазового угла φ0 указанного текущего двоичного сигнала синхронизации (Si1) и указанным ссылочным фронтом (4, 5, 7) со ссылочным фазовым углом φr ссылочного двоичного сигнала синхронизации, выбранного среди указанных сигналов синхронизации (Si1, Si2, Si3);
Np равно удвоенному указанному числу фаз.
6. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.5, отличающийся тем, что содержит следующие этапы:
текущую частоту приращения (FTIMER1) текущей программируемой схемы (TIMER1, 35, 36, 37) задержки, связанной с указанным текущим двоичным сигналом синхронизации (Si1), делают равной указанной частоте приращения измерения (FTIMERM);
текущую выходную линию (OUTPUT1N1) связывают с указанной текущей программируемой схемой задержки (TIMER1, 35, 36, 37);
текущее значение (VΔT1) указанной задержки (ΔT1) загружают в указанную текущую программируемую схему задержки (TIMER1, 35, 36, 37);
указанную текущую программируемую схему задержки (TIMER1, 35, 36, 37) конфигурируют таким образом, чтобы указанная текущая выходная линия (OUTPUT1N1) осуществляла первый переход от высокого уровня к низкому уровню или второй переход от низкого уровня к высокому уровню, когда текущий счетчик текущей программируемой схемы задержки (TIMER1, 35, 36, 37) доходит до указанного текущего значения (VΔT1);
при помощи указанной текущей выходной линии (OUTPUT1N1) генерируют указанный текущий смещенный по фазе двоичный сигнал (So1).
7. Способ генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.5, отличающийся тем, что содержит следующие этапы:
текущую частоту приращения (FTIMER1) текущей программируемой схемы задержки (TIMER1, 35, 36, 37), связанной с указанным текущим двоичным сигналом синхронизации (Si1), делают равной указанной частоте приращения измерения (FTIMERM);
текущее значение (VΔT1) указанной задержки (ΔT1) загружают в указанную текущую программируемую схему задержки (TIMER1, 35, 36, 37);
активируют текущее прерывание (INTT1), связанное с указанной текущей программируемой схемой задержки (TIMER1, 35, 36, 37), происходящее каждый раз, когда достигается указанное текущее значение (VΔT1);
текущую частоту отсчета (FPWM) текущего программируемого счетчика (TIMERPWM1) текущего программируемого модуля широтно-импульсной модуляции (PWM1, 39. 40. 41) делают равной указанной частоте приращения измерения (FTIMERM), поделенной на двойное указанное число фаз;
текущую выходную линию (Spwm1) связывают с указанным текущим программируемым модулем широтно-импульсной модуляции (PWM1, 39. 40. 41);
в текущий регистр периода (REGPERpwm1) и в текущий регистр циклического соотношения (REGDUTYpwm1) указанного текущего программируемого модуля широтно-импульсной модуляции (PWM1, 39. 40. 41) загружают соответственно указанное межфронтовое значение (VΔTpn) и половину указанного межфронтового значения (VΔTpn);
указанный текущий программируемый модуль широтно-импульсной модуляции (PWM1, 39. 40. 41) конфигурируют таким образом, чтобы указанная текущая выходная линия (Spwm1) претерпела первоначальный переход от высокого уровня к низкому уровню, затем первый переход от низкого уровня к высокому уровню, когда указанный текущий программируемый счетчик (TIMERPWM1) доходит до текущего промежуточного значения (VDUTYpwm1), содержащегося в текущем регистре циклического соотношения (REGDUTYpwm1), и, наконец, второй переход от высокого уровня к низкому уровню, когда указанный текущий программируемый счетчик (TIMERPWM1) достигает текущего конечного значения (VPERpwm1), содержащегося в указанном текущем регистре периода (REGPERpwm1), при каждом срабатывании указанного текущего прерывания (INTT1);
при помощи указанной текущей выходной линии (Spwm1) генерируют указанный смещенный по фазе двоичный сигнал (So1).
8. Устройство генерирования двоичных сигналов (So1, So2, So3), смещенных по фазе на постоянно меняющийся контрольный фазовый угол (φ) по отношению к, по меньшей мере, одному двоичному сигналу синхронизации из совокупности двоичных сигналов синхронизации (So1, So2, So3), содержащее микропроцессор или микроконтроллер (26), содержащий:
по меньшей мере, один центральный блок обработки (27);
по меньшей мере, одно энергозависимое запоминающее устройство (29) и/или, по меньшей мере, одно энергонезависимое запоминающее устройство (28);
по меньшей мере, одну программируемую схему задержки (34, 35, 36, 37);
по меньшей мере, один порт ввода (30).
9. Устройство генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по п.8, отличающееся тем, что содержит также, по меньшей мере, один программируемый модуль широтно-импульсной модуляции (39, 40, 41).
10. Устройство генерирования смещенных по фазе двоичных сигналов (So1, So2, So3) по любому из пп.8 или 9, отличающееся тем, что содержит также последовательный интерфейс (33), принимающий сигнал, характеризующий указанный контрольный фазовый угол (φ), при этом указанный интерфейс (33) предпочтительно обеспечивает связь с бортовой сетью (38) типа CAN.
11. Использование способа по любому из предыдущих пп.1-7 и/или устройства по любому из пп.8-10 в контуре контроля многофазной электрической машины, установленной на транспортном средстве, в частности, на автомобиле.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0651965 | 2006-05-31 | ||
| FR0651965A FR2901930B1 (fr) | 2006-05-31 | 2006-05-31 | Procede et dispositif de generation de signaux binaires dephases et leur utilisation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2008151980A true RU2008151980A (ru) | 2010-07-10 |
Family
ID=37763856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2008151980/09A RU2008151980A (ru) | 2006-05-31 | 2007-04-26 | Способ и устройство генерирования смещенных по фазе двоичных сигналов и их использование |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US8117484B2 (ru) |
| EP (1) | EP2022171B1 (ru) |
| JP (1) | JP2009539293A (ru) |
| CN (1) | CN101454978B (ru) |
| AT (1) | ATE478473T1 (ru) |
| BR (1) | BRPI0708381A2 (ru) |
| DE (1) | DE602007008555D1 (ru) |
| ES (1) | ES2347714T3 (ru) |
| FR (1) | FR2901930B1 (ru) |
| RU (1) | RU2008151980A (ru) |
| WO (1) | WO2007138202A1 (ru) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITVA20070065A1 (it) * | 2007-07-25 | 2009-01-26 | St Microelectronics Srl | Metodo e dispositivo di pilotaggio per motore brushless con profilo di tensione predisposto per una commutazione progressiva e automatica da un pilotaggio di tipo sinusoidale trifase ad un pliotaggio trifase ad onda quadra |
| DE102008031498B4 (de) * | 2008-07-03 | 2012-03-08 | Infineon Technologies Ag | Taktbestimmung eines Sensors |
| GB2469129B (en) | 2009-04-04 | 2013-12-11 | Dyson Technology Ltd | Current controller for an electric machine |
| GB2469130B (en) * | 2009-04-04 | 2014-01-29 | Dyson Technology Ltd | Control system for an electric machine |
| GB2469140B (en) | 2009-04-04 | 2013-12-11 | Dyson Technology Ltd | Control of an electric machine |
| GB2469128A (en) * | 2009-04-04 | 2010-10-06 | Dyson Technology Ltd | Generating control signals for an electric machine from a position sensor |
| GB2469133B (en) * | 2009-04-04 | 2014-04-23 | Dyson Technology Ltd | Control system for an electric machine |
| CN105701064B (zh) * | 2016-01-14 | 2018-05-04 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种带axi接口的通用多路pwm发生器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921079A (en) * | 1974-05-13 | 1975-11-18 | Gte Automatic Electric Lab Inc | Multi-phase clock distribution system |
| JPH0715279B2 (ja) * | 1988-10-14 | 1995-02-22 | 三菱電機株式会社 | 点火時期制御装置 |
| US5038735A (en) * | 1989-10-30 | 1991-08-13 | Mitsubishi Denki Kabushiki Kaisha | Knock suppression apparatus and method for a multi-cylinder internal combustion engine |
| EP0461291A1 (en) * | 1990-06-15 | 1991-12-18 | International Business Machines Corporation | Clock generation in a multi-chip computersystem |
| JP2569212B2 (ja) * | 1990-08-31 | 1997-01-08 | 三菱電機株式会社 | 内燃機関点火制御方法及び装置 |
| US5144929A (en) * | 1990-10-02 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | Knock suppression apparatus and method for a multi-cylinder internal combusiton engine |
| US5218314A (en) * | 1992-05-29 | 1993-06-08 | National Semiconductor Corporation | High resolution, multi-frequency digital phase-locked loop |
| US5325026A (en) * | 1992-06-29 | 1994-06-28 | General Electric Company | Microprocessor-based commutator for electronically commutated motors |
| JP3489147B2 (ja) * | 1993-09-20 | 2004-01-19 | 株式会社日立製作所 | データ転送方式 |
| KR970002949B1 (ko) * | 1994-05-25 | 1997-03-13 | 삼성전자 주식회사 | 디지탈 통신시스템의 클럭발생방법 및 그 회로 |
| US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
| US6009534A (en) * | 1998-06-01 | 1999-12-28 | Texas Instruments Incorporated | Fractional phase interpolation of ring oscillator for high resolution pre-compensation |
| JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Ｎｅｃエレクトロニクス株式会社 | クロック制御回路 |
| US6424592B1 (en) * | 2000-11-30 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having circuit for correcting data output timing |
| US6356127B1 (en) * | 2001-01-10 | 2002-03-12 | Adc Telecommunications, Inc. | Phase locked loop |
| US7174475B2 (en) * | 2001-02-16 | 2007-02-06 | Agere Systems Inc. | Method and apparatus for distributing a self-synchronized clock to nodes on a chip |
| JP4199473B2 (ja) * | 2002-04-03 | 2008-12-17 | 株式会社ルネサステクノロジ | 同期クロック位相制御回路 |
| JP3888247B2 (ja) * | 2002-07-15 | 2007-02-28 | 松下電器産業株式会社 | モータ駆動装置 |
| JP4277979B2 (ja) * | 2003-01-31 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US7403584B2 (en) * | 2003-12-31 | 2008-07-22 | Intel Corporation | Programmable phase interpolator adjustment for ideal data eye sampling |
| US7259531B1 (en) * | 2006-04-05 | 2007-08-21 | Kwang-Hwa Liu | Speed control of brushless DC motors |
-
2006
- 2006-05-31 FR FR0651965A patent/FR2901930B1/fr not_active Expired - Fee Related
-
2007
- 2007-04-26 CN CN200780020060.8A patent/CN101454978B/zh active Active
- 2007-04-26 AT AT07731953T patent/ATE478473T1/de not_active IP Right Cessation
- 2007-04-26 DE DE602007008555T patent/DE602007008555D1/de active Active
- 2007-04-26 RU RU2008151980/09A patent/RU2008151980A/ru not_active Application Discontinuation
- 2007-04-26 WO PCT/FR2007/051180 patent/WO2007138202A1/fr active Application Filing
- 2007-04-26 US US12/280,633 patent/US8117484B2/en active Active
- 2007-04-26 ES ES07731953T patent/ES2347714T3/es active Active
- 2007-04-26 EP EP07731953A patent/EP2022171B1/fr active Active
- 2007-04-26 JP JP2009512643A patent/JP2009539293A/ja active Pending
- 2007-04-26 BR BRPI0708381-5A patent/BRPI0708381A2/pt not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US20090310727A1 (en) | 2009-12-17 |
| US8117484B2 (en) | 2012-02-14 |
| EP2022171B1 (fr) | 2010-08-18 |
| BRPI0708381A2 (pt) | 2011-06-07 |
| FR2901930B1 (fr) | 2008-09-05 |
| JP2009539293A (ja) | 2009-11-12 |
| CN101454978B (zh) | 2012-05-30 |
| CN101454978A (zh) | 2009-06-10 |
| DE602007008555D1 (de) | 2010-09-30 |
| ES2347714T3 (es) | 2010-11-03 |
| EP2022171A1 (fr) | 2009-02-11 |
| FR2901930A1 (fr) | 2007-12-07 |
| WO2007138202A1 (fr) | 2007-12-06 |
| ATE478473T1 (de) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2008151980A (ru) | Способ и устройство генерирования смещенных по фазе двоичных сигналов и их использование | |
| US10404262B2 (en) | Integrated circuit having a multiplying injection-locked oscillator | |
| US7005900B1 (en) | Counter-based clock doubler circuits and methods with optional duty cycle correction and offset | |
| US8207773B2 (en) | Pulse-width modulation (PWM) with independently adjustable duty cycle and frequency using two adjustable delays | |
| US7545188B1 (en) | Multiphase clock generator | |
| CN102160292B (zh) | 用于生成分数时钟信号的技术 | |
| KR970071989A (ko) | 주파수 체배 회로 | |
| US6987411B2 (en) | Clock control circuit and method | |
| US20060197566A1 (en) | DLL circuit for providing an output signal with a desired phase shift | |
| RU2008152117A (ru) | Способ и устройство генерирования сигналов управления многофазной вращающейся электрической машиной в зависимости от скорости | |
| US7642865B2 (en) | System and method for multiple-phase clock generation | |
| JP2007521703A (ja) | 周波数逓倍器 | |
| US6329861B1 (en) | Clock generator circuit | |
| JPWO2008056551A1 (ja) | クロック信号分周回路 | |
| JP6155744B2 (ja) | クロック位相補間回路およびデータ送受信回路 | |
| JP2011066821A (ja) | パラレル−シリアル変換器及びパラレルデータ出力器 | |
| US20060145736A1 (en) | Variable division method and variable divider | |
| TWI473432B (zh) | 多相位時脈除頻器 | |
| KR20100105148A (ko) | 주파수 측정 회로 및 이를 구비하는 반도체 장치 | |
| US3297952A (en) | Circuit arrangement for producing a pulse train in which the edges of the pulses have an exactly defined time position | |
| US7924966B2 (en) | Symmetry corrected high frequency digital divider | |
| EP2391007A2 (en) | Division circuit, division device, and electronic apparatus | |
| KR20030066791A (ko) | 정밀 위상 생성기 | |
| JP2009112184A (ja) | スイッチング電源装置 | |
| KR100621518B1 (ko) | 멀티 위상 클럭 분주기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FA93 | Acknowledgement of application withdrawn (no request for examination) |
Effective date: 20100427 |