RU2005109910A - Фотоэлектрическое или электретное запоминающее устройство и способ управления подобным устройством - Google Patents

Фотоэлектрическое или электретное запоминающее устройство и способ управления подобным устройством Download PDF

Info

Publication number
RU2005109910A
RU2005109910A RU2005109910/09A RU2005109910A RU2005109910A RU 2005109910 A RU2005109910 A RU 2005109910A RU 2005109910/09 A RU2005109910/09 A RU 2005109910/09A RU 2005109910 A RU2005109910 A RU 2005109910A RU 2005109910 A RU2005109910 A RU 2005109910A
Authority
RU
Russia
Prior art keywords
memory cells
voltage
temperature
electrodes
switching speed
Prior art date
Application number
RU2005109910/09A
Other languages
English (en)
Other versions
RU2297051C2 (ru
Inventor
Ханс Гуде ГУДЕСЕН (BE)
Ханс Гуде Гудесен
Пер-Эрик НОРДАЛ (NO)
Пер-Эрик НОРДАЛ
Гейрр И. ЛЕЙСТАД (NO)
Гейрр И. Лейстад
Пер БРЕМС (SE)
Пер БРЕМС
Пер САНДСТРЕМ (SE)
Пер САНДСТРЕМ
Матс ЙОХАНССОН (SE)
Матс ЙОХАНССОН
Original Assignee
Тин Филм Электроникс Аса (No)
Тин Филм Электроникс Аса
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тин Филм Электроникс Аса (No), Тин Филм Электроникс Аса filed Critical Тин Филм Электроникс Аса (No)
Publication of RU2005109910A publication Critical patent/RU2005109910A/ru
Application granted granted Critical
Publication of RU2297051C2 publication Critical patent/RU2297051C2/ru

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Claims (29)

1. Способ управления ферроэлектрическим или электретным запоминающим устройством, содержащим ячейки памяти на основе тонкопленочного поляризуемого ферроэлектрического или электретного материала, обладающего гистерезисом, например, на основе тонкой ферроэлектрической или электретной полимерной пленки, и первый и второй наборы электродов, взаимно параллельных в пределах одного набора, причем электроды первого и второго наборов расположены, по существу, ортогонально по отношению к электродам другого набора и находятся в прямом или непрямом контакте с тонкопленочным материалом, образующим ячейки памяти, а поляризационное состояние индивидуальных ячеек памяти можно считывать, обновлять или записывать путем подачи соответствующих напряжений на индивидуальные электроды первого и второго наборов, причем способ реализует протокол подачи импульсов напряжения заданной амплитуды и длительности, включающий циклы считывания и записи/обновления, состоящие из временных последовательностей импульсов напряжения заданной амплитуды и длительности, при этом цикл считывания предусматривает приложение набора разности напряжений к электродам первого и второго наборов с осуществлением считывания данных из ячеек памяти, цикл записи/обновления в составе протокола подачи импульсов напряжения предусматривает приложение к электродам первого и второго наборов иного набора разности напряжений с осуществлением записи/обновления данных, хранящихся в ячейках памяти, указанные наборы разностей напряжений соответствуют заданному массиву значений потенциалов, причем этот заданный массив содержит, по меньшей мере, три отдельных значения потенциала, отличающийся тем, что включает операции
(а) определения, по меньшей мере, одного параметра, характеризующего изменение отклика ячеек памяти на прикладываемые к ним разности напряжений;
(б) определения, по меньшей мере, одного корректирующего фактора для импульсов напряжения, входящих в состав протокола подачи импульсов напряжения, на основе указанного, по меньшей мере, одного параметра, характеризующего изменение отклика ячеек памяти на прикладываемые к ним разности напряжений;
(в) выбора для корректировки протокола подачи импульсов напряжения, по меньшей мере, одного из следующих параметров указанного протокола: амплитуд импульсов, длительностей импульсов и интервалов между импульсами; и
(г) корректировки одного или более значений, по меньшей мере, одного из выбранных параметров протокола подачи импульсов напряжения в соответствии с указанным, по меньшей мере, одним корректирующим фактором, с обеспечением тем самым корректировки одной или более амплитуд импульсов, одной или более длительностей импульсов и одного или более интервалов между импульсами либо по отдельности, либо в комбинации в соответствии с обнаруженным изменением отклика ячеек памяти.
2. Способ по п.1, отличающийся тем, что корректируют, по меньшей мере, значения амплитуд импульсов и/или длительностей импульсов напряжения, обеспечивающих переключение, в составе протокола подачи импульсов напряжения.
3. Способ по п.1, отличающийся тем, что определение, по меньшей мере, одного параметра, характеризующего изменение отклика, при выполнении операции (а) осуществляют путем определения, по меньшей мере, одного параметра, характеризующего скорость переключения в ферроэлектрическом запоминающем устройстве, а определение, по меньшей мере, одного корректирующего фактора при выполнении операции (б) осуществляют путем определения корректирующего фактора, зависящего от скорости переключения.
4. Способ по п.3, отличающийся тем, что, по меньшей мере, один параметр, характеризующий скорость переключения, определяют при выполнении операции (а) путем измерения мгновенной скорости переключения в ферроэлектрическом запоминающем устройстве.
5. Способ по п.4, отличающийся тем, что измерение скорости переключения осуществляют путем измерения скорости переключения одной или более опорных ячеек памяти.
6. Способ по п.4, отличающийся тем, что измерение скорости переключения осуществляют путем анализа текущих операций адресации, включающих переключение ячеек памяти в ферроэлектрическом запоминающем устройстве.
7. Способ по п.3, отличающийся тем, что определение, по меньшей мере, одного параметра, характеризующего скорость переключения, при выполнении операции (а) осуществляют путем непрерывного мониторинга скорости переключения в ферроэлектрическом запоминающем устройстве, корректируя протокол подачи импульсов напряжения посредством создания, с помощью, по меньшей мере, одного корректирующего фактора, зависящего от скорости переключения, прикладываемых разностей напряжения, настраивая указанный протокол в реальном времени в соответствии с изменением в отклике на приложенные разности напряжений и применяя настроенный в реальном времени протокол подачи импульсов напряжения для корректировки, по меньшей мере, одного из значений параметра протокола подачи импульсов напряжения при выполнении операции (г).
8. Способ по п.7, отличающийся тем, что при выполнении операции (г) корректируют все значения, по меньшей мере, одного параметра протокола подачи импульсов напряжения.
9. Способ по п.3, отличающийся тем, что корректирующий фактор, зависящий от скорости переключения, определяют при выполнении операции (б) путем вычислений.
10. Способ по п.3, отличающийся тем, что корректирующий фактор, зависящий от скорости переключения, определяют при выполнении операции (б) путем считывания из таблицы соответствия.
11. Способ по п.3, отличающийся тем, что при выполнении операции (б) определяют первый и второй корректирующие факторы, зависящие от скорости переключения.
12. Способ по п.1, отличающийся тем, что определение, по меньшей мере, одного параметра, характеризующего изменение отклика, при выполнении операции (а) осуществляют путем определения, по меньшей мере, одного параметра, характеризующего температуру запоминающего устройства, а определение, по меньшей мере, одного корректирующего фактора при выполнении операции (б) осуществляют путем определения, по меньшей мере, одного корректирующего фактора, зависящего от температуры.
13. Способ по п.12, отличающийся тем, что определение, по меньшей мере, одного параметра, характеризующего температуру, при выполнении операции (а) осуществляют путем прямого определения рабочей температуры ферроэлектрического запоминающего устройства.
14. Способ по п.12, отличающийся тем, что определение корректирующего фактора, зависящего от температуры, при выполнении операции (б) осуществляют путем вычислений.
15. Способ по п.12, отличающийся тем, что определение корректирующего фактора, зависящего от температуры, при выполнении операции (б) осуществляют путем считывания из таблицы соответствия.
16. Способ по п.12, отличающийся тем, что при выполнении операции (б) осуществляют определение первого и второго корректирующих факторов, зависящих от температуры.
17. Способ по п.16, отличающийся тем, что первый корректирующий фактор определяют, как температурный коэффициент, который используют при выполнении операции (г) для корректировки всех значений, по меньшей мере, одного из параметров протокола подачи импульсов напряжения.
18. Способ по п.16, отличающийся тем, что второй корректирующий фактор определяют, как напряжение смещения, которое используют при выполнении операции (г) для корректировки, по меньшей мере, одного значения амплитуды или уровня потенциала.
19. Способ по п.16, отличающийся тем, что корректировку значений параметра при выполнении операции (г) сначала осуществляют путем первой корректировки в соответствии с первым корректирующим фактором, зависящим от температуры, а затем путем второй корректировки в соответствии со вторым корректирующим фактором, зависящим от температуры, или, альтернативно, указанную корректировку сначала осуществляют путем первой корректировки в соответствии со вторым корректирующим фактором, зависящим от температуры, а затем путем второй корректировки в соответствии с первым корректирующим фактором, зависящим от температуры.
20. Способ по п.1, отличающийся тем, что определение, по меньшей мере, одного параметра, характеризующего изменение отклика, при выполнении операции (а) осуществляют путем определения, по меньшей мере, одного параметра, характеризующего температуру запоминающего устройства, посредством измерения скорости переключения ячеек памяти в запоминающем устройстве и использования установленной корреляции между измеренной скоростью переключения и действительной температурой запоминающего материала ячеек памяти для определения указанной действительной температуры.
21. Способ по п.20, отличающийся тем, что измерение скорости переключения осуществляют путем измерения скорости переключения одной или более опорных ячеек памяти.
22. Способ по п.20, отличающийся тем, что измерение скорости переключения осуществляют путем анализа текущих операций адресации, вызывающих переключение ячеек памяти в ферроэлектрическом запоминающем устройстве.
23. Ферроэлектрическое или электретное запоминающее устройство, содержащее ячейки памяти на основе тонкопленочного поляризуемого ферроэлектрического или электретного материала, обладающего гистерезисом, например, на основе тонкой ферроэлектрической или электретной полимерной пленки, и первый и второй наборы электродов, взаимно параллельных в пределах одного набора, причем электроды первого и второго наборов расположены, по существу, ортогонально по отношению к электродам другого набора и находятся в прямом или непрямом контакте с тонкопленочным материалом, образующим ячейки памяти, а поляризационное состояние индивидуальных ячеек памяти может быть считано, обновлено или записано путем подачи соответствующих напряжений на индивидуальные электроды первого и второго наборов с использованием способа, реализующего протокол подачи импульсов напряжения, включающий циклы считывания и записи/обновления, состоящие из временных последовательностей импульсов напряжения заданной амплитуды и длительности, при этом цикл считывания предусматривает приложение набора разности напряжений к электродам первого и второго наборов с осуществлением считывания данных из ячеек памяти, цикл записи/обновления в составе протокола подачи импульсов напряжения предусматривает приложение к электродам первого и второго наборов иного набора разности напряжений с осуществлением записи/обновления данных, хранящихся в ячейках памяти, указанные наборы разностей напряжений соответствуют заданному массиву значений потенциалов, причем этот заданный массив содержит, по меньшей мере, три отдельных значения потенциала, запоминающее устройство снабжено блоком управления драйверами для приложения к электродам через драйверные контура заданного массива значений потенциалов с целью осуществления указанных операций по отношению к выбранным ячейкам памяти в соответствии с протоколом подачи импульсов напряжения, предусматривающим операции считывания и записи/обновления, отличающееся тем, что дополнительно содержит средство для определения, по меньшей мере, одного параметра, характеризующего изменение отклика ячеек памяти на прикладываемые к ней разности напряжений; калибровочную память, присоединенную к выходу указанного средства для определения, на основе указанного параметра, характеризующего изменение отклика ячеек памяти, по меньшей мере, одного корректирующего фактора, и один или более контроллеров, присоединенных к выходу калибровочной памяти для осуществления корректировки одного или более значений, по меньшей мере, одного параметра протокола подачи импульсов напряжения, причем контроллеры присоединены также к управляющим входам управляющего блока и/или блока управления драйверами, и декодеры строк и столбцов, включенные между выходами блока управления драйверами и электродами, при этом устройство выполнено с возможностью подачи импульсов напряжения в составе протокола, скорректированного в соответствии с изменением отклика ячеек памяти, через драйверные контура и декодеры строк и столбцов на электроды.
24. Запоминающее устройство по п.23, отличающееся тем, что указанное средство соединено с одной или более парами опорных ячеек памяти.
25. Запоминающее устройство по п.23, отличающееся тем, что снабжено анализатором сигналов, включенным между набором усилителей считывания и калибровочной памятью для проведения анализа отклика ячеек памяти при осуществлении применительно к ним операций считывания или записи/обновления.
26. Запоминающее устройство по п.23, отличающееся тем, что указанное средство содержит датчик температуры для определения рабочей температуры ферроэлектрического запоминающего устройства.
27. Запоминающее устройство по п.23, отличающееся тем, что датчик температуры, калибровочная память и драйверные контуры выполнены в составе контура температурной компенсации.
28. Запоминающее устройство по п.23, отличающееся тем, что контур температурной компенсации является аналоговым контуром.
29. Запоминающее устройство по п.23, отличающееся тем, что контур температурной компенсации является цифровым контуром.
RU2005109910/09A 2002-09-11 2003-09-10 Фотоэлектрическое или электретное запоминающее устройство и способ управления подобным устройством RU2297051C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20024335 2002-09-11
NO20024335A NO317905B1 (no) 2002-09-11 2002-09-11 Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art

Publications (2)

Publication Number Publication Date
RU2005109910A true RU2005109910A (ru) 2005-10-10
RU2297051C2 RU2297051C2 (ru) 2007-04-10

Family

ID=19913985

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005109910/09A RU2297051C2 (ru) 2002-09-11 2003-09-10 Фотоэлектрическое или электретное запоминающее устройство и способ управления подобным устройством

Country Status (12)

Country Link
US (1) US6937500B2 (ru)
EP (1) EP1547091B1 (ru)
JP (2) JP4708026B2 (ru)
KR (1) KR100710931B1 (ru)
CN (1) CN100585730C (ru)
AT (1) ATE365368T1 (ru)
AU (1) AU2003267867A1 (ru)
CA (1) CA2496670A1 (ru)
DE (1) DE60314531T2 (ru)
NO (1) NO317905B1 (ru)
RU (1) RU2297051C2 (ru)
WO (1) WO2004025658A1 (ru)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
US6922350B2 (en) * 2002-09-27 2005-07-26 Intel Corporation Reducing the effect of write disturbs in polymer memories
JP4249573B2 (ja) * 2003-09-03 2009-04-02 パイオニア株式会社 位置認識構造を有する記録媒体、位置認識装置および位置認識方法
JP2005085332A (ja) * 2003-09-05 2005-03-31 Seiko Epson Corp 強誘電体記憶装置、その駆動方法及び駆動回路
US7233880B2 (en) * 2003-09-11 2007-06-19 Intel Corporation Adaptive cache algorithm for temperature sensitive memory
NO324607B1 (no) * 2003-11-24 2007-11-26 Thin Film Electronics Asa Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering
US20050146923A1 (en) * 2003-12-24 2005-07-07 Diana Daniel C. Polymer/metal interface with multilayered diffusion barrier
NO320149B1 (no) * 2004-02-13 2005-10-31 Thin Film Electronics Asa Fremgangsmate for a drive en ferroelektrisk eller elektret minneinnretning
US7222052B2 (en) * 2004-06-25 2007-05-22 Intel Corporation Temperature adaptive ferro-electric memory access parameters
NO20042771D0 (no) 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
US7215565B2 (en) * 2005-01-04 2007-05-08 Thin Film Electronics Asa Method for operating a passive matrix-addressable ferroelectric or electret memory device
US7164289B1 (en) * 2005-01-21 2007-01-16 Altera Corporation Real time feedback compensation of programmable logic memory
JP4511377B2 (ja) * 2005-01-28 2010-07-28 パナソニック株式会社 強誘電体記憶装置
JP4143094B2 (ja) * 2006-03-07 2008-09-03 株式会社東芝 強誘電体記憶装置
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
US7961493B2 (en) * 2008-06-06 2011-06-14 International Business Machines Corporation Programmable device
CN101814313B (zh) * 2010-04-02 2013-07-03 清华大学 单管单电容型铁电存储器
DE102012102326A1 (de) * 2012-03-20 2013-09-26 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integrierter nichtflüchtiger Analogspeicher
US9520445B2 (en) 2011-07-12 2016-12-13 Helmholtz-Zentrum Dresden-Rossendorf E. V. Integrated non-volatile memory elements, design and use
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US10528099B2 (en) * 2016-10-10 2020-01-07 Micron Technology, Inc. Configuration update for a memory device based on a temperature of the memory device
US9977627B1 (en) * 2016-11-09 2018-05-22 Macronix International Co., Ltd. Memory device and memory controlling method
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10410721B2 (en) * 2017-11-22 2019-09-10 Micron Technology, Inc. Pulsed integrator and memory techniques
EP3671197A4 (en) * 2018-03-06 2021-06-02 Hitachi High-Tech Corporation ION CONCENTRATION MEASURING DEVICE
US10497521B1 (en) 2018-10-29 2019-12-03 Xerox Corporation Roller electric contact

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US60923A (en) * 1867-01-01 Frederick h
US24837A (en) * 1859-07-19 1859-07-19 Fastening fob
JPH0677434A (ja) 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JP3355595B2 (ja) * 1996-03-25 2002-12-09 シャープ株式会社 不揮発性半導体記憶装置
JP3822286B2 (ja) * 1996-09-10 2006-09-13 松下電器産業株式会社 半導体メモリ装置
US6157563A (en) * 1997-06-27 2000-12-05 Matsushita Electronics Corporation Ferroelectric memory system and method of driving the same
US6392916B1 (en) 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
JP3768055B2 (ja) * 2000-01-21 2006-04-19 シャープ株式会社 強誘電体型記憶装置
JP2001351373A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびそれを用いた半導体集積装置
NO312698B1 (no) 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
NO312699B1 (no) 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
JP2002184170A (ja) * 2000-12-12 2002-06-28 Sony Corp 強誘電体型不揮発性半導体メモリ、及び、印加電圧パルス幅制御回路
JP2002313076A (ja) * 2001-04-17 2002-10-25 Matsushita Electric Ind Co Ltd 強誘電体メモリデバイス
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art

Also Published As

Publication number Publication date
EP1547091A1 (en) 2005-06-29
EP1547091B1 (en) 2007-06-20
NO317905B1 (no) 2004-12-27
US20050073869A1 (en) 2005-04-07
AU2003267867A1 (en) 2004-04-30
JP2008234832A (ja) 2008-10-02
KR20050044919A (ko) 2005-05-13
CN1682312A (zh) 2005-10-12
US6937500B2 (en) 2005-08-30
CA2496670A1 (en) 2004-03-25
CN100585730C (zh) 2010-01-27
NO20024335D0 (no) 2002-09-11
ATE365368T1 (de) 2007-07-15
KR100710931B1 (ko) 2007-04-23
JP4708026B2 (ja) 2011-06-22
DE60314531D1 (de) 2007-08-02
RU2297051C2 (ru) 2007-04-10
JP2006512697A (ja) 2006-04-13
WO2004025658A1 (en) 2004-03-25
DE60314531T2 (de) 2008-02-28

Similar Documents

Publication Publication Date Title
RU2005109910A (ru) Фотоэлектрическое или электретное запоминающее устройство и способ управления подобным устройством
EP2359357B1 (en) Digital-drive electroluminescent display with aging compensation
KR101670402B1 (ko) 구동 및 감지 기술을 복합한 디스플레이 패널 및 터치 패널
EP0336742A2 (en) Method and apparatus for the calibration of electrosurgical apparatus
US4701253A (en) ISFET-based measuring device and method for correcting drift
USRE45291E1 (en) Voltage-programming scheme for current-driven AMOLED displays
CA2567076C (en) Voltage-programming scheme for current-driven amoled displays
US20060092183A1 (en) System and method for setting brightness uniformity in an active-matrix organic light-emitting diode (OLED) flat-panel display
WO2008069257A3 (en) Liquid crystal display apparatus and liquid crystal panel driving method
CA2577477A1 (en) Electrochemical sensor
KR102511229B1 (ko) 표시 패널 및 표시 패널의 구동 모듈
JP2004348953A5 (ru)
CN103166640B (zh) 用于监测转换器基准电压的变化的方法和系统
GB2621018A (en) Electrochemical cell characterisation
KR101002099B1 (ko) 액티브 매트릭스 액정 디스플레이 디바이스
JP2000275619A (ja) 液晶表示装置
JPS6054527A (ja) A/d変換装置
JPS63179335A (ja) エレクトロクロミツク表示装置
WO2001075459A1 (en) Electrical conductivity measurement circuit
GB2403581A (en) A substrate and a display device incorporating the same
SU1345105A1 (ru) Способ электрохимического определени содержани молекул рного кислорода в биологических объектах,жидких и газообразных средах и устройство дл его осуществлени
JPH01251219A (ja) アナログ入力装置
SU586899A1 (ru) Устройство дл измерени электрических параметров биологических мембран
JPH0465993B2 (ru)
TW201104277A (en) Drift calibration circuit and drift calibration system

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20080911