RU2000116891A - Устройство и способ перемежения/обратного перемежения для системы связи - Google Patents

Устройство и способ перемежения/обратного перемежения для системы связи

Info

Publication number
RU2000116891A
RU2000116891A RU2000116891/09A RU2000116891A RU2000116891A RU 2000116891 A RU2000116891 A RU 2000116891A RU 2000116891/09 A RU2000116891/09 A RU 2000116891/09A RU 2000116891 A RU2000116891 A RU 2000116891A RU 2000116891 A RU2000116891 A RU 2000116891A
Authority
RU
Russia
Prior art keywords
variable
bits
binary value
address
memory
Prior art date
Application number
RU2000116891/09A
Other languages
English (en)
Other versions
RU2216099C2 (ru
Inventor
Мин-Гоо КИМ
Original Assignee
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980054131A external-priority patent/KR100306282B1/ko
Application filed by Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд.
Publication of RU2000116891A publication Critical patent/RU2000116891A/ru
Application granted granted Critical
Publication of RU2216099C2 publication Critical patent/RU2216099C2/ru

Links

Claims (10)

1. Способ для последовательного запоминания N входных битовых символов в памяти по адресу от 1 до N и для считывания запомненных битовых символов из памяти, включающий в себя этапы, при которых осуществляют обеспечение первой переменной m и второй переменной J, удовлетворяющих уравнению N= 2m•J; и считывание К-того (0≤K≤(N-1)) битового символа по адресу, определяемому выражением
2m(КmodJ)+BRO(K/J),
где BRO является функцией для преобразования двоичного значения в десятичное значение путем реверсирования битов.
2. Способ по п. 1, в котором первая переменная m указывает количество последовательных нулевых (0) бит с младшего значащего бита (МЗБ), когда размер N выражают в виде двоичного значения.
3. Способ по п. 1, в котором вторая переменная J указывает десятичное значение, соответствующее отброшенным битам, отличным от последовательных нулевых бит с МЗБ, когда размер N выражают в виде двоичного значения.
4. Способ для последовательного запоминания входных битовых символов перемежителя данного размера N в памяти по адресу с 1 до N и считывания запомненных битовых символов из памяти, в котором битовый символ считывают по адресу, определяемому выражением 2m•r+s, где, когда размер N перемежителя выражен в виде двоичного значения, в качестве первой переменной m определяют целое число, равное или меньшее количества последовательных нулевых битов с МЗБ; в качестве второй переменной J определяют десятичное значение, определенное путем преобразования двоичного значения, соответствующего отброшенным битам, отличным от последовательных нулевых битов, причем десятичное значение определяют путем выражения частного, полученного делением последовательности считывания К(0≤K≤(N-1)) на вторую переменную J, в виде двоичного значения; в качестве четвертой переменной s определяют результат реверсирования битов двоичного значения и преобразования двоичного значения с реверсированными битами в десятичное значение; а в качестве третьей переменной r определяют остаток, определяемый делением последовательности К считывания на вторую переменную J.
5. Способ для последовательного запоминания входных битовых символов перемежителя данного размера N в памяти по адресу с 1 до N и считывания запомненных битовых символов из памяти, включающий этапы, при которых осуществляют определение, если N выражено в виде двоичного значения, количества последовательных нулевых битов с МЗБ в качестве первой переменной m и преобразование двоичного значения, соответствующего отброшенным битам, отличным от последовательных нулевых бит, в десятичное значение для определения второй переменной J; вычисление третьей переменной r, соответствующей остатку, полученному путем деления последовательности К считывания на вторую переменную J; выражение частного, полученного делением последовательности К считывания на вторую переменную J, в виде двоичного значения, реверсирование битов двоичного значения и преобразование двоичного значения с реверсированными битами в десятичное значение, так чтобы определить десятичное значение в качестве четвертой переменной s; и считывание битового символа по адресу, определяемому выражением 2m•r+s.
6. Устройство для последовательного запоминания входных битовых символов перемежителя данного размера N в памяти по адресу от 1 до N и считывания битового символа, хранящегося по адресу R, из памяти, включающее в себя просмотровую таблицу для обеспечения первой переменной m и второй переменной J, удовлетворяющих уравнению N= 2m•J; и генератор адресов для формирования адреса считывания, зависящего от первой и второй переменных m и J, обеспечиваемых просмотровой таблицей, причем адрес считывания определяется выражением 2m(КmodJ)+BRO(K/J), где К (0≤K≤(N-1)) обозначает последовательность считывания, a BRO является функцией для преобразования двоичного значения в десятичное значение путем реверсирования битов.
7. Устройство по п. 6, в котором первая переменная m указывает количество последовательных нулевых битов с МЗБ, когда N выражено в виде двоичного значения.
8. Устройство по п. 6, в котором вторая переменная J указывает десятичное значение, соответствующее отброшенным битам, отличным от последовательных нулевых бит с МЗБ, когда размер N выражен в виде двоичного значения.
9. Устройство для последовательного запоминания входных битовых символов перемежителя данного размера N в памяти по адресу от 1 до N и считывания битовых символов из памяти, включающее в себя просмотровую таблицу для обеспечения первой переменной m и второй переменной J, в котором, когда N выражается в виде двоичного значения, первая переменная m указывает количество последовательных нулевых битов с МЗБ, а вторая переменная J указывает десятичное значение, соответствующее отброшенным битам, отличным от последовательных нулевых битов с МЗБ; и генератор адресов для формирования адреса считывания, определяемого выражением 2m•r+s, где s - десятичное значение, определяемое выражением частного, получаемого делением последовательности считывания К(0≤K≤(N-1)) на вторую переменную J, в виде двоичного значения, реверсированием битов двоичного значения и преобразованием двоичного значения с реверсированными битами в десятичное значение, а r - остаток, получаемый делением последовательности считывания К на вторую переменную J.
10. Устройство для последовательного запоминания входных битовых символов перемежителя данного размера N в памяти по адресу от 1 до N и считывания битовых символов из памяти, включающее в себя просмотровую таблицу для обеспечения первой переменной m и второй переменной J, в котором, когда N выражается в виде двоичного значения, первая переменная m указывает количество последовательных нулевых битов с МЗБ, а вторая переменная J указывает десятичное значение, соответствующее отброшенным битам, отличным от последовательных нулевых битов с МЗБ; и генератор адресов для формирования адреса считывания, зависящего от первой и второй переменных m и J, обеспечиваемых просмотровой таблицей, причем адрес считывания определяется выражением
2m(КmodJ)+BRO(K/J),
где К(0≤К≤(N-1)) обозначает последовательность считывания, a BRO является функцией для преобразования двоичного значения в десятичное значение путем реверсирования битов.
RU2000116891/09A 1998-12-10 1999-12-10 Устройство и способ перемежения/обратного перемежения для системы связи RU2216099C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998/54131 1998-12-10
KR1019980054131A KR100306282B1 (ko) 1998-12-10 1998-12-10 통신시스템의인터리빙/디인터리빙장치및방법

Publications (2)

Publication Number Publication Date
RU2000116891A true RU2000116891A (ru) 2002-07-20
RU2216099C2 RU2216099C2 (ru) 2003-11-10

Family

ID=36129280

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2000116891/09A RU2216099C2 (ru) 1998-12-10 1999-12-10 Устройство и способ перемежения/обратного перемежения для системы связи

Country Status (11)

Country Link
US (3) US6668350B1 (ru)
EP (3) EP1492240B1 (ru)
JP (3) JP3612023B2 (ru)
KR (1) KR100306282B1 (ru)
CN (1) CN1122371C (ru)
AU (1) AU736189B2 (ru)
BR (2) BR9917623B1 (ru)
CA (1) CA2315648A1 (ru)
DE (4) DE69923723T2 (ru)
RU (1) RU2216099C2 (ru)
WO (1) WO2000035102A1 (ru)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
KR100350459B1 (ko) 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
KR100510643B1 (ko) * 2000-11-01 2005-08-30 엘지전자 주식회사 이동통신 시스템에서의 인터리빙 방법
KR100724921B1 (ko) * 2001-02-16 2007-06-04 삼성전자주식회사 통신시스템에서 부호 생성 및 복호 장치 및 방법
CN1377142B (zh) * 2001-03-22 2010-06-16 中兴通讯股份有限公司 一种高速解交织的实现方法和装置
US7890129B2 (en) 2001-05-15 2011-02-15 Eric Rosen Method and apparatus for delivering information to an idle mobile station in a group communication network
US7603126B2 (en) 2001-05-15 2009-10-13 Qualcomm Incorporated Method and apparatus for avoiding simultaneous service origination and paging in a group communication network
US6871270B2 (en) * 2001-12-03 2005-03-22 Samsung Electronics Co., Ltd. Device and method for minimizing puncturing-caused output delay
US7586993B2 (en) * 2001-12-06 2009-09-08 Texas Instruments Incorporated Interleaver memory selectably receiving PN or counter chain read address
KR100860660B1 (ko) * 2002-01-09 2008-09-26 삼성전자주식회사 통신시스템의 인터리빙 장치 및 방법
CN1685621B (zh) * 2002-10-29 2010-07-07 三星电子株式会社 用于解交织通信设备中的交织数据流的方法和装置
US7231557B2 (en) * 2003-04-02 2007-06-12 Qualcomm Incorporated Methods and apparatus for interleaving in a block-coherent communication system
US8196000B2 (en) 2003-04-02 2012-06-05 Qualcomm Incorporated Methods and apparatus for interleaving in a block-coherent communication system
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
US7392464B1 (en) * 2004-04-30 2008-06-24 Marvell International Ltd. Universal parity encoder
JP4408755B2 (ja) * 2004-06-28 2010-02-03 Ｎｅｃエレクトロニクス株式会社 デインタリーブ装置、移動通信端末及びデインタリーブ方法
CN101036336B (zh) 2004-07-29 2012-12-26 高通股份有限公司 交织系统和方法
US8391410B2 (en) 2004-07-29 2013-03-05 Qualcomm Incorporated Methods and apparatus for configuring a pilot symbol in a wireless communication system
US9246728B2 (en) 2004-07-29 2016-01-26 Qualcomm Incorporated System and method for frequency diversity
US20060287721A1 (en) * 2004-10-05 2006-12-21 David Myung Artificial cornea
US20090088846A1 (en) 2007-04-17 2009-04-02 David Myung Hydrogel arthroplasty device
KR100762134B1 (ko) * 2004-10-07 2007-10-02 엘지전자 주식회사 블록 인터리빙을 위한 읽기 주소 발생 방법
EP1851861A2 (en) * 2005-02-14 2007-11-07 Koninklijke Philips Electronics N.V. Block interleaving with memory table of reduced size
KR100828243B1 (ko) * 2005-02-17 2008-05-07 엘지전자 주식회사 단일 어드레스 생성기를 사용하는 터보 디코더 및 그를 이용한 메모리 어드레스 할당 방법
JP4693648B2 (ja) * 2005-03-23 2011-06-01 キヤノンファインテック株式会社 インクジェット印刷装置およびその予備吐出制御方法
US9042212B2 (en) 2005-07-29 2015-05-26 Qualcomm Incorporated Method and apparatus for communicating network identifiers in a communication system
US9391751B2 (en) 2005-07-29 2016-07-12 Qualcomm Incorporated System and method for frequency diversity
CN100455001C (zh) * 2005-09-23 2009-01-21 凌阳科技股份有限公司 回旋交错及去交错的电路与方法
US8139612B2 (en) * 2006-04-04 2012-03-20 Qualcomm Incorporated Methods and apparatus for dynamic packet mapping
US8213548B2 (en) * 2006-04-04 2012-07-03 Qualcomm Incorporated Methods and apparatus for dynamic packet reordering
US20070277064A1 (en) * 2006-05-02 2007-11-29 Mediatek Inc. Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator
US8555148B2 (en) 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
KR20090030378A (ko) * 2007-09-20 2009-03-25 삼성전자주식회사 이동통신 시스템에서 블럭 인터리빙을 위한 장치 및 방법
US8386903B2 (en) * 2007-10-31 2013-02-26 Futurewei Technologies, Inc. Bit reverse interleaving methods for QAM modulation in a wireless communication system
CN101610089B (zh) * 2008-06-17 2013-06-05 中兴通讯股份有限公司 一种第二次交织及解交织的方法和装置
US20120209396A1 (en) 2008-07-07 2012-08-16 David Myung Orthopedic implants having gradient polymer alloys
US8732435B1 (en) * 2008-07-30 2014-05-20 Altera Corporation Single buffer multi-channel de-interleaver/interleaver
WO2010017282A1 (en) 2008-08-05 2010-02-11 Biomimedica, Inc. Polyurethane-grafted hydrogels
US8219782B2 (en) * 2008-09-18 2012-07-10 Xilinx, Inc. Address generation
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
EP2609154B1 (en) 2010-08-27 2020-04-22 Hyalex Orthopaedics, Inc. Hydrophobic and hydrophilic interpenetrating polymer networks derived from hydrophobic polymers and methods of preparing the same
WO2012109851A1 (zh) * 2011-07-29 2012-08-23 华为技术有限公司 一种交织和解交织的方法、交织器和解交织器
AU2012319183A1 (en) 2011-10-03 2014-05-22 Biomimedica, Inc. Polymeric adhesive for anchoring compliant materials to another surface
AU2012340699A1 (en) 2011-11-21 2014-06-19 Biomimedica, Inc. Systems, devices, and methods for anchoring orthopaedic implants to bone
US11077228B2 (en) 2015-08-10 2021-08-03 Hyalex Orthopaedics, Inc. Interpenetrating polymer networks
JP6954840B2 (ja) * 2015-11-10 2021-10-27 ソニーグループ株式会社 データ処理装置、及び、データ処理方法
US10869950B2 (en) 2018-07-17 2020-12-22 Hyalex Orthopaedics, Inc. Ionic polymer compositions

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
US5657331A (en) * 1995-03-13 1997-08-12 Samsung Electronics Co., Ltd. Method and apparatus for the generation of simple burst error correcting cyclic codes for use in burst error trapping decoders
JP3290074B2 (ja) 1996-06-21 2002-06-10 株式会社ケンウッド タイムインターリーブ回路
JPH10303854A (ja) 1997-04-23 1998-11-13 Matsushita Electric Ind Co Ltd デインタリーブ装置
GB2328765B (en) * 1997-08-29 2003-03-26 Motorola Gmbh Memory addressing method and system
EP0952673B1 (en) 1997-11-10 2017-05-17 Ntt Mobile Communications Network Inc. Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
JPH11205159A (ja) 1998-01-08 1999-07-30 Hitachi Ltd インターリーブ方法及び装置並びにデインターリーブ方法及び装置
US6198733B1 (en) * 1998-03-13 2001-03-06 Lucent Technologies Inc. Forward-link sync-channel interleaving/de-interleaving for communication systems based on closed-form expressions
US6507629B1 (en) * 1998-04-07 2003-01-14 Sony Corporation Address generator, interleave unit, deinterleave unit, and transmission unit
US6334197B1 (en) * 1998-08-17 2001-12-25 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
US6304991B1 (en) 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
US6625234B1 (en) 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
CA2333032C (en) * 1999-04-02 2005-11-29 Samsung Electronics Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system

Similar Documents

Publication Publication Date Title
RU2000116891A (ru) Устройство и способ перемежения/обратного перемежения для системы связи
JP3730241B2 (ja) 通信システムのインターリビング／ディインターリビング装置及び方法
JP3958745B2 (ja) 通信システムのインターリービング装置及び方法
JP2004080802A5 (ru)
KR920019105A (ko) 가변길이 데이타의 부호화 및 복호 장치
KR970702520A (ko) 순열 유닛이 포함된 회로 및 아이템 군 처리방법(Circuit arrangement comprising a permutation unit and method of processing a batch of items)
JPS6148298B2 (ru)
EP0372841A3 (en) Arrangement for and method of locating ROM in computer memory space
KR970014351A (ko) 가변 길이 복호화 장치
US5617089A (en) Huffman code decoding circuit
EP0920136A3 (en) Huffman code decoding circuit
KR20040012403A (ko) 가변 길이 코드 복호화 장치 및 방법
US5309156A (en) Variable-length code decoding device
KR900701101A (ko) 가변-길이 엔코드된 데이타 디코딩 장치
KR100266979B1 (ko) 디인터리버
KR970014363A (ko) 가변 길이 복호화 장치
US5942002A (en) Method and apparatus for generating a transform
JP3229690B2 (ja) 可変長符号復号器
CA2445715A1 (en) Interleaving/deinterleaving device and method for communication system
EP0367683A3 (en) Device for decoding instruction code
JPH10224228A (ja) 復号化装置
KR970078640A (ko) 허프만 코드 변환에 적응적인 고속 가변장 복호화 장치 및 방법
JPH03209924A (ja) 情報信号復号装置
WO2004088486A1 (ja) ルックアップテーブル装置及び信号変換方法
KR940025191A (ko) 가변길이 부호화 방법