RU1793475C - Ассоциативное запоминающее устройство - Google Patents

Description

им  при ассоциативном поиске данных в случае, если их ориентаци  в ассоциативном накопителе не известна.

Целью изобретени   вл етс  упрощение устройства и повышение его быстродействи  за счет обеспечени  возможности осуществлени  параллельного ассоциативного маскирующего поиска одного и того же поискового аргумента одновременно по строкам и столбцам ассоциативного накопител  в случае, если ориентаци  данных в ассоциативном накопителе не известна.

Поставленна  цель достигаетс  тем, что

в ассоциативном запоминающем устройстве , содержащем ассоциативный матричный накопитель, блок регистров опроса и маскировани  данных, первый и второй регистры фиксации реакций, первый и второй анализаторы многократного совпадени , первый и второй шифраторы; дешифратор адреса, адресные входы которого  вл ютс  адресными входами устррйстйа. управл ющий вход - входом сигнала выборки, информационные входы блока регистров опроса и маскировани  данных  вл ютс  входами данных устройства, управл ющие ©ходы  вл ютс  входами сигналов записи в регистры этого блока и сигналов записи и чтени  ассоциативного накопител , в выходы с первого по четвертый каждой группы выходов этого блока соединены соответстев на с п тым , четвертым, шестым и седьмым входами элементов пам ти соответствующего столбца ассоциативного накопител , первые выходы элементов пам ти каждой строки ассоциативного накопител  соединены между собой и подключены к соответствующему информационному входу первого регистра фиксации реакций, чей управл ющий вход записи  вл етс  управл ющим входом записи второго регистра фиксации реакций, а также входом, сигнала чтени  ассоциативного накопител , информационные выходы первой группы первого регистра фиксации реакций  вл ютс  информационными выходами первой группы устройства, а информационные выходы второй группы этого регистра соединены с соответствующими входами данных первого анализатора многократного совпадени , управл ющий вход которого  вл етс  одновременно управл ющим входом первого шифратора и первым

входом задани  режима устройства выход состо ни  первого анализатора мнргократ- ;ного совпадени   вл етс  первым выходом Состо ни  -устройства, а информационные выходы присоединены к соответствующим информационным входам первого шифратора , выходы которого  вл ютс  адресными

. выходами первой группы устройства, вторые выходы элементов пам ти соответствующего стодбца ассоциативного накопител  соединены между собой и подключены .к соответствующему информационному вхо .ду второго регистра фиксации реакций, информационные выходы первой группы, которого  вл ютс  информационными выходами второй группы устройства, а информационные выходы второй группы этого

регистра соединены с соответствующими входами данных второго анализатора многократного совпадени , управл ющий вход которого  вл етс  одновременно управл ющим входом второго шифратора и вторым

входом задани  режима устройства, выход состо ни  второго анализатора многократного совпадени   вл етс  вторым выходом состо ни  устройства, а информационные выходы присоединены к соответствующим

информационным входам второго шифратора , выходы которого  вл ютс  адреснцми выходами второй группы устройства, причем выходы дешифратора адреса подключены к первым, соединенным между собой

входам элементов пам ти соответствующей строки ассоциативного накопител , первые и вторые выходы каждой группы выходов блока регистров опроса и маскировани  данных подключены соответственно ко вторым и

третьим входам элементов пам ти соответствующей строки ассоциативного накопител , Таким образом, достигаетс  цель изобретени  заключающа с  в упрощении устройства и повышении быстродействи  за

счет обеспечени  возможности осуществлени  параллельного ассоциативного маскируемого поиска одного и того же поискового аргумента без его записи во второй блок регистров опроса и маскировани  (см.прототип ) одновременно по строкам и столбцам ассоциативного накопител  в случае, если ориентаци  данных в ассоциативном накопителе не известна.

На фиг.1 представлена схема ассоциативного запоминающего устройства; на фиг.2 - схема элемента-пам ти1; на фиг.З - схема блока регистров Опроса м маскировани  . данных. ;.:; .

Устройство (фиг.1) содержит накопитель 1, в состав которого вход т элементы 2 пам ти со входами с первого 3 по седьмой 9 и с первым 10 и вторым 11 выходами. Устройство также содержит дешифратор 12 адреса , блок 13 регистров опроса и маскинровани  данных, первый 14 и второй 15 регистры фиксации реакций, первый 16 и второй 17 анализаторы многократного совпадени , первый 18 и втрой 19 шифраторы.

Информационные входы 20 блока 13 регистров опроса и маскировани  данных служат информационными входами устройства а выходы с первого 21 по четвертый 24 каждой группы выходов этого блока соединены со входами элементов 2 пам ти соответствующего столбца накопител  1 следующим образом: первый 21 выход - с п тыми 7 входами элементов 2 пам ти столбца, второй 22 выход - с четвертыми б входами, третий 23 выход - с шестыми 8 входами и четвертый 24 выход - с седьмыми 9 входами элементов 2 пам ти. Кроме того, первый 21 и второй 22 выходы каждой группы выходов блока 13регистров опроса и маскировани  данных соединены соответственно со вторыми 4 и третьими 5 входами элементов 2 пам ти соответствующих строк накопител  1. Вторые 11 выходы элементов 2 пам ти соединены между собой-по столбцам и под- ключены к соответствующим информационным входам второго 15 регистра фиксации реакций, информационные выходы первой 25 группы которого служат информационными выходами второй группы устройства, а информационные выходы второй группы этого регистра соединены с соответствующими входами данных второго 17 анализатора многократного совпадени , выход 26 состо ни  которого  вл етс  вторым вы хо- дом состо ни  устройства, указывающим на наличие некоторого числа совпадений в результате проведени  параллельного ассоциативного поиска по столбцам ассоциатив- ного накопител  1, а информационные выходы соединены с соответствующими информационными входами второго 19 шифратора , выходы которого  вл ютс  адресными выходами второй 27 группы устройства .

Адресные входы 28 дешифратора 12 адреса служат адресными входами устройства . Выходы дешифратора 12 адреса подключены к первым 3 входам элементов 2 пам ти соответствующих строк накопител  1, а первые 10 выходы элементов 2 пам ти также соединены между собой по строкам и подключены к соответствующим информационным входам первого 14 регистра фиксации реакций, информационные выходы первой 29 группы которого  вл ютс  информационными выходами первой группы устройства , информационные выходы второй группы этого регистра соединены с соответствующими информационными входами первого 16 анализатора многократного совпадени , выход 30 состо ни  которого служит первым выходом состо ни  устройства, указывающим на наличие некоторого числа совпадений в результате проведени  параллельного ассоциативного поиска по строкам ассоциативного накопител  1, а информационные выходы присоединены к соответствующим информационным входам первого 18 шифратора, выходы которого  вл ютс  адресными выходами первой 31 группы устройства.

Шина 32 управлени  устройством определ ет следующие входы,  вл ющиес  управл ющими входами устройства: вход 33 - записи в накопитель 1, вход 34 - чтени  из накопител  1, вход 35 - записи в регистр опроса блока 13 регистров опроса и маскировани  данных, вход 36- записи в регистр маскировани  блока 13 регистров опроса и маскировани  данных, вход 37 - сброса в О регистров опроса и маскировани  блока 13 регистров опроса и маскировани  данных , вход 38 - выборки дешифратора 12 адреса, вход 39 - первый вход задани  режима , управл емый сигналом стробирова- ни  отработанной и выборки следующей активной линии первым 16 анализатором многократного совпадени , а также выдачи первым 18 шифраторам на первую 31 группу адресных выходов устройства адреса активной линии, вход 40 - второй вход задани  режима, управл емый сигнал стробирова- ни  отработанной и выборки следующей активной линии вторым 17 анализатором многократного совпадени , а также, выдачи вторым 19 шифратором на вторую 27 группу адресных выходов устройства адреса активной линии.

На фиг.2 приведен пример реализации элемента 2 пам ти, состо щего из триггера 41 и элементов И-НЕ с первого 42 по шестой 47. На фиг.2 также представлены не показанные на фиг.1 ограничительные элементы 48 и 49 в виде резисторов.

На фиг.З показан блок 13 опроса и маскировани  данных, содержащий регистр 50 опроса и регистр 51 маскировани , первую 52 и вторую 53 группы инверторов, первую 54 и вторую 55 группы элементов И.

Устройство может работать в следующих режимах, запись информации по заданному адресу с маскированием произвольных разр дов записываемого слова, считывание информации по заданному адресу аргумента, считывание битовых срезов информации, хранимой в накопителе (столбцовое считывание ), конъюнктивное считывание строк и столбцов накопител , параллельный ассоциативный поиск одного и того же ключевого аргумента одновременно по.строкам и столбцам ассоциативного накопител  с маскированием произвольных разр дов и анализ сигналов совпадени , полученных в результате ассоциативного поиска, в пор дке убывани  приоритета их расположени  с выдачей закодированных адресов рассматриваемого сигнала совпадени  по двум ко- ординатам.

В режиме записи по заданному адресу на информационные входы 20 блока 13 регистров опроса и маскировани  данных подаетс  записываемое слово, которое фиксируетс  в регистре 50 опроса блока 13 регистров опроса и маскировани  данных по сигналу 35. Затем в регистр 51 этого блока с информационных входов 20 записываетс  маска по сигналу 36 (единицы в разр дах регистра маски определ ют маскирование соответствующих разр дов накопител  1). Затем на входы дешифратора 12 адреса подаетс  п-разр дный код адреса строки ( - разр дность накопител  по строкам и столбцам). И при подаче сигнала 33 записи и дешифрации адреса в дешифраторе 12 адреса по сигналу 38 на входы 8 и 9 элементов 2 пам ти поступает одна из следующих комбинаций сигналов: 10 - код записи единицы, 01 код записи нул , 00 - код маскировани , И, кроме того, подаетс  актирный уровень на первые входы 3 элементов 2 пам ти выбранной дешифратором 12 адреса строки накопител  1 И, таким обра- зом, производитс  запись по выбранному адресу.

При считывании i-того слова из накопител  1 в регистр 50 опроса блока 13 опроса и маскировани  данных с информационных входов 20 этого блока записываетс  аргумент с единицей в l-том разр де по сигналу 35. Затем в регистр 51 маскировани  блока 13 заноситс  маска, маскирующа  всё кроме l-того разр ды аргумента по сигналу 36. И при подаче на устройство сигнала 34 чтени  на входы 4 и 5, а также 7 и б элементов 2 пам ти выделенных соответственно строки и столбца накопител  поступает ком- бинаци  сигналов 10, а на такие же входы замаскированных элементов 2 пам ти накопител  подаетс  комбинаци  сигналов маскировани  считывани : 00. При этом считываемое слово записываетс  во второй 15 регистр фиксации реакций и выводитс  на вторую группу информационных выходов 25 устройства. Одновременно с этим в первый 14 регистр фиксации реакций записываетс  1-й разр дный срез, который выводитс  на первую группу информацией- ны х выходов 29 устройства.

В режиме конъюнктивного считывани  в регистр 50 опроса блока 13 записываетс  аргумент с единицами в разр дах, соответ- ствующих считываемым словам по сигналу

35. Затем в регистр 51 маскировани  заноситс  маска, маскирующа  все, кроме указанных , разр ды аргумента по сигналу 36. И при подаче на устройство сигнала 34 чтени  в первый 14 и второй 15 регистры фиксации реакций записываютс  результаты конъюнктивного считывани  соответственно выделенных разр дных срезов и выделенных слов (см. режим простого считывани ).

В режиме параллельного ассоциативного поиска одного и того же аргумента поиска одновременно по строкам и столбцам ассоциативного накопител  с маскированием произвольных разр дов в регистр 50 опроса блока 13с информационных входов 20 этого блока записываетс  аргумент поиска по,сигналу 35. Затем с этих же информационных входов в регистр 51 маскировани  этого блока заноситс  маска по сигналу 36. И при подаче на устройство сигнала 34 чтени  на входы 4 и 5 (входы сравнени  дл  столбцового параллельного ассоциативного поиска ), а также 6 и 7 (входы сравнени  дл  строчного параллельного ассоциативного описка) элементов 2 пам ти поступает одна из следующих комбинаций сигналов, 10 - сравнение с единицей,01 сравнение с нулем , 00 - маскирование поиска. Результаты строчного и столбцового ассоциативного поиска фиксируютс  соответственно в первом 14 и втором 15 регистрах фиксации реакций по сигналу 34. При этом, если вы вл ютс  слова или разр дные срезы, совпадающие с маскированным аргументом описка, то соответствующие им разр ды соответствующих регистров фиксации реакций устанавливаютс  в единицу.

Первый 16 анализатор многократного совпадени  служит дл  приоритетной выборки одной из активной линии первого 14к регистра фиксации реакций. При этом наивысшим приоритетом из аргументов обладает аргументе нулевым адресом.

Адрес активной линии, выбранной первым 1.6 анализатором многократного совпадени  кодируетс  первым 18 шифратором и выдаетс  на первую 31 группу адресных входов устройства по сигналу 39. Повторной подачей этого сигнала осуществл етс  стробирование отработанной и инициализаци  следующей активной линии первым 16 анализатором многократного совпадени .

Все вышесказанное о первом 16 анализаторе многократного совпадени  и первом 18 шифраторе справедливо и дл  второго 17 анализатора многократного совпадени  и второго 19 шифратора в собственном контексте .

Claims (1)

1. Формула изобретени 

   Ассоциативное запоминающее устройство , содержащее ассоциативный матричный накопитель N х N, где N определ етс  емкостью пам ти, блок регистров опроса и маскировани  данных, первый и второй регистры фиксации реакций, первый и второй анализатор многократного совпадени , первый и второй шифраторы, дешифратор адреса, адресные входы которго  вл ютс  .адресными входами устройства, входом выборки которого  вл етс  управл ющий вход дешифратора адреса, информационные входы блока регистров опроса и маскирова- ни  данных  вл ютс  входами данных устройства , управл ющими входами которого  вл ютс  управл ющие входы блока регистров опроса и маскировани  данных, выходы с первого по четвертый каждой группы вы- ходов которого соединены соответственно с п тым, четвертым, шестым и седьмым входами элементов пам ти соответствующего столбца ассоциативного накопител , первые выходы элементов пам ти каждой стро- ки ассоциативного накопител  объединены и подключены к соответствующему информационному входу первого регистра фиксации реакций, управл ющий вход записи которого, управл ющий вход записи второ- го регистра фиксации реакций и вход чтени  из ассоциативного накопител  объединены и  вл ютс  управл ющим входом устройства , информационными выходами первой группы которого  вл ютс  информацией- ные выходы первой группы первого регистра фиксации реакций, информационные выходы второй группы которого соединены с соответствующими входами данных первого анализатора многократного совпа- дени , управл ющий вход которого и управл ющий вход первого шифратора объединены и  вл ютс  первым входом задани  режима

   устройства, первым выходом состо ни  которого  вл етс  выход состо ни  первого анализатора многократного совпадени , информационные выходы которого соединены с соответствующими информационными входами первого шифратора, выходы которого  вл ютс  адресными выходами первой группы устройства, вторые выходы элементов пам ти столбца ассоциативного накопител  объединены и подключены к соответствующему информационному входу второго регистра фиксации реакций, информационные выходы первой группы которого  вл ютс  информационными выходами второй группы устройства, информационные выходы второй группы второго регистра фиксации реакций соединены с соответствующими входами данных второго анализатора многократного совпадени , управл ющий вход которого и управл ющий вход второго шифратора объединены и  вл ютс  вторым входом задани  режима устройства, вторым выходом состо ни  которого  вл етс  выход состо ни  второго анализатора многократного совпадени , информационные выходы которого соединены с соответствующими информационными входами второго шифратора, выходы которого  вл ютс  адресными выходами второй группы устройства, отличающее- с   тем, что; с целью упрощени  устройства и повышени  его быстродействи , первые входы элементов пам ти строки ассоциативного накопител  объединены и подключены к соответствующему выходу дешифратора адреса , вторые входы элементов пам ти 1-й (где I 1...N) строки ассоциативного накопител  объединены и подключены к первому выходу i-й группы выходов блока регистров опроса и маскировани  данных, второй выход 1-й группы которого подключен к объединенным третьим входам элементов пам ти 1-й строки ассоциативного накопител .

   I sa г|Л

   ГУ

   «р.

   Фи ъ.З