PL195271B1 - Sposób i układ strojenia szerokości pasma pętli fazowej - Google Patents

Sposób i układ strojenia szerokości pasma pętli fazowej

Info

Publication number
PL195271B1
PL195271B1 PL99346360A PL34636099A PL195271B1 PL 195271 B1 PL195271 B1 PL 195271B1 PL 99346360 A PL99346360 A PL 99346360A PL 34636099 A PL34636099 A PL 34636099A PL 195271 B1 PL195271 B1 PL 195271B1
Authority
PL
Poland
Prior art keywords
signal
phase
phase loop
loop
frequency
Prior art date
Application number
PL99346360A
Other languages
English (en)
Other versions
PL346360A1 (en
Inventor
Leif Magnus Andre Nilsson
Hans Hagberg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of PL346360A1 publication Critical patent/PL346360A1/xx
Publication of PL195271B1 publication Critical patent/PL195271B1/pl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrotherapy Devices (AREA)

Abstract

24. Uklad do strojenia szerokosci pasma petli fazowej do zadanej wartosci, w którym do petli fazowej jest dola- czony detektor przeskoku impulsu generujacy sygnal prze- skoku impulsu, wskazujacy czy w petli fazowej wystapil przeskok impulsu, przy czym petla fazowa zawiera detektor fazy, do którego pierwszego wejscia dostaje sie sygnal czestotliwosci odniesienia, a do drugiego wejscia dochodzi podzielony sygnal sprzezenia zwrotnego, który jest sygna- lem wyjsciowym petli fazowej podzielonym przez wspól- czynnik podzialu sprzezenia zwrotnego, zas na wyjsciu detektora fazy pojawia sie sygnal wskazujacy róznice fazy sygnalu czestotliwosci odniesienia i podzielonego sygnalu sprzezenia zwrotnego, sygnal wyjsciowy detektora fazy podawany jest na wejscie detektora przeskoku impulsu, który zawiera uklad wykorzystujacy ten sygnal do wygene- rowania sygnalu przeskoku impulsu wskazujacego czy w petli fazowej wystapil przeskok impulsu, znamienny tym, ze detektor fazy (303) aktywuje sygnal detektora fazy w odpowiedzi na wystapienie pierwszego zbocza narastaja- cego sygnalu czestotliwosci odniesienia, natomiast w od- powiedzi na wystapienie zbocza narastajacego podzielone- go sygnalu sprzezenia zwrotnego detektor fazy (303) dez- aktywuje sygnal detektora fazy, zas detektor przeskoku impulsu (323) generuje sygnal przeskoku impulsu, gdy sygnal detektora fazy (303) jest aktywowany jednoczesnie z wystapieniem drugiego zbocza narastajacego sygnalu czestotliwosci odniesienia. PL PL PL

Description

Opis wynalazku
Niniejszy wynalazek dotyczy sposobu i układu strojenia szerokości pasma pętli fazowej.
Pętle fazowe PLL (Phase-Locked Loop) są znane w stanie techniki i były stosowane do rozwiązywania problemów różnych typów.
W opisie patentowym US 5 295 079 zostało ujawnione urządzenie do testowania różnych parametrów PLL. Cyfrowy przyrząd probierczy jest podłączony do PLL przez szynę danych sterowaną przez sterownik wejścia/wyjścia. PLL nie może być zwykłą pętlą synchronizacji fazowej, trzeba ją tak zaprojektować, aby zawierała kilka „portów dostępowych takich jak port dostępowy częstotliwości, port konfiguracji pętli, port dostępowy fazy i procesor błędu fazy. W dokumencie tym opisano ustalanie czasu pobierania i przesuwania cyklu przez zastosowanie wzorca danych wejściowych na wejściu odniesienia pętli. Opisano także dwa sposoby ustalania charakterystyki częstotliwościowej PLL. Jednym z nich jest umieszczenie wzorca danych wejściowych na wejściu odniesienia PLL. Drugim sposobem jest zastosowanie „wewnętrznego wzbudzenia, które jest generowane przy użyciu portu dostępowego częstotliwości, kontrolującego wejściowy sygnał sterujący dla generatora przestrajanego napięciem VCO (Voltage Controlled Oscilator). Jednakże, nie został tu ujawniony żaden sposób regulacji szerokości pasma pętli przy użyciu wyników testowania pętli.
Z opisu patentowego US 5 703 539 znane jest urządzenie i sposób zmiany szerokości pasma pętli PLL aby, na przykład, skrócić czas synchronizacji, zmniejszyć zakłócenia i ograniczyć sygnały niepożądane, gdy zmienia się częstotliwość wejściowa albo współczynnik podziału w pętli. Zapewniony jest tu sterownik szerokości pasma pętli do wskazywania, jak blisko jest do synchronizacji pętli. Gdy pętla zbliża się do synchronizacji, może być pożądany inny stan szerokości pasma pętli, aby sygnał częstotliwości wyjściowej był zbieżny z sygnałem odniesienia. W dokumencie tym, nie podano żadnych sposobów ustalania i strojenia szerokości pasma pętli, aby skompensować zmienność zależności wzmocnienia VCO od częstotliwości.
Regulacja wzmocnienia pętli w PLL albo przez sterowanie pompy ładunkowej, albo przez zmianę parametrów filtra pętli została ujawniona w opisie patentowym US 5 631 587. Jako wejście dla regulacji szerokości pasma pętli, stosuje się współczynnik podziału w pętli - N i współczynnik podziału przed pętlą - M. To znaczy, że w obwodzie regulacji przechowuje się wstępnie wyliczone wartości odpowiadające współczynnikom podziału stosowanym w każdej dowolnej chwili w pętli. Tę wstępnie obliczoną wartość odpowiadającą aktualnemu współczynnikowi podziału, podaje się do pętli. Oznacza to, że w zasadzie nie ma możliwości regulacji szerokości pasma pętli w zależności od zmian „nieznanego” wzmocnienia VCO w pętli. Zamiast tego, w proponowanym sposobie oczekuje się po prostu znanego albo stałego wzmocnienia VCO.
Opis patentowy US 4 691 176 dotyczy problemu regulacji szerokości pasma pętli śledzących, aby osiągnąć najlepsze działanie dla aktualnego sygnału wejściowego pętli. Informacja, według której przeprowadza się regulację szerokości pasma pętli, to szybkość zmian i amplituda fazy albo fluktuacje fazy lub częstotliwościowe sygnału wejściowego. Szerokość pasma pętli jest wtedy regulowana w odpowiedzi na oszacowany czas dekorelacji, aby zoptymalizować przedstawienie śledzenia sygnału. Ta regulacja jest w większym albo mniejszym stopniu wykonywana w czasie rzeczywistym (czyli podczas działania pętli) za pomocą złożonego algorytmu.
W opisie patentowym US 5 448 763 został ujawniony sposób wykorzystania odstępu kanałowego w systemie telekomunikacyjnym do regulacji szerokości pasma pętli PLL w syntezatorze odbiornika. Stosuje się tu procesor do ustalenia odstępu kanałowego i ustawia się pętlę jako „szeroką” albo „wąską” w zależności od ustalonego odstępu kanałowego. Taką procedurę regulacji wykonuje się po to, aby zapewnić syntezatorowi krótszy czas synchronizacji i mniejszy szum. Ujawniona technika reguluje szerokość pasma pętli wyłącznie na podstawie informacji o sygnale wejściowym PLL (poprzez mikroprocesor), co znaczy, że nie bierze się pod uwagę niepewności co do wzmocnienia w pętli.
PLL stosuje się także jako część filtrowanego wstępnie sterowanego N-ułamkowego modulatora sigma-delta, który generuje ciągłą modulację fazową (fig. 1).
Sposób strojenia szerokości pasma pętli fazowej do żądanej wartości, w którym doprowadza się do synchronizacji pętli fazowej na pierwszej częstotliwości, według wynalazku jest charakterystyczny tym, że doprowadza się odpowiedź skokową, powodując że pętla fazowa zaczyna synchronizować na drugiej częstotliwości, różnej od pierwszej częstotliwości, wykrywa się parametr związany z doprowadzoną odpowiedzią skokową, wskazujący, czy szerokość pasma pętli fazowej ma żądaną wartość
PL 195 271 B1 i dalej reguluje się szerokość pasma pętli fazowej, powtarzając procedurę aż do osiągnięcia żądanej wartości szerokości pasma pętli fazowej.
Korzystnie, szerokość pasma pętli fazowej ustawia się na uprzednio ustaloną wartość i dostraja się szerokość pasma pętli fazowej do wartości roboczej.
Korzystnie, podczas doprowadzania odpowiedzi skokowej do pętli fazowej zmienia się wartość podziału częstotliwości w torze sprzężenia zwrotnego pętli fazowej.
Korzystnie, przy wykrywaniu parametru związanego z doprowadzoną odpowiedzią skokową wykrywa się, czy występuje przeskok impulsu.
Korzystnie, podczas regulowania szerokości pasma pętli fazowej i powtarzania procedury aż do osiągnięcia żądanej wartości szerokości pasma pętli fazowej, reguluje się szerokość pasma pętli fazowej i powtarza się procedurę aż do momentu, gdy nie zostanie wykryty przeskok impulsu po doprowadzeniu odpowiedzi skokowej do pętli fazowej.
Korzystnie, podczas wykrywania, czy wystąpił przeskok impulsu, wykrywa się, czy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
Korzystnie, podczas wykrywania, czy wystąpił przeskok impulsu, wykrywa się, czy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
Korzystnie, podczas wykrywania czy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał źródła i sygnał ujścia danych w odpowiedzi na jednoczesne pojawienie się obu tych sygnałów, oraz wykrywa się, czy sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
Korzystnie, gdy wykryje się, że sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, opóźnia się sygnał źródła o ustaloną wielkość i wykrywa się, czy opóźniony sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
Korzystnie, podczas wykrywania, czy następuje przeskok impulsu, wykrywa się, czy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej występują kolejno po sobie, bez występowania zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
Korzystnie, że przy wykrywaniu czy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej następują kolejno po sobie, bez występowania zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał źródła i sygnał ujścia danych w odpowiedzi na jednoczesną aktywność obu tych sygnałów oraz wykrywa się, czy sygnał ujścia danych jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
Korzystnie, podczas wykrycia, że sygnał ujścia danych jest aktywowany jednocześnie z występowaniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, opóźnia się sygnał ujścia danych o określoną wielkość oraz wykrywa się, czy opóźniony sygnał ujścia danych jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
Korzystnie, podczas regulacji szerokości pasma pętli fazowej reguluje się prąd wyjściowy pompy ładunkowej.
Korzystnie, prąd wyjściowy pompy ładunkowej reguluje się w krokach, które znajdują się w odstępach logarytmicznych od siebie.
Korzystnie, podczas wykrywania parametru związanego z dostarczoną odpowiedzią skokową do pętli, wykrywa się, czy występuje ustalona liczba przeskoków impulsu, przy czym ta ustalona liczba przeskoków jest większa niż jeden.
Korzystnie, podczas regulowania szerokości pasma pętli fazowej i powtarzania procedury aż do osiągnięcia żądanej wartości szerokości pasma pętli fazowej, reguluje się szerokość pasma pętli
PL 195 271 B1 fazowej i powtarza się procedurę aż zostanie wykryta mniej niż ustalona liczba przeskoków impulsu po doprowadzeniu odpowiedzi impulsowej do pętli fazowej.
Korzystnie, przy wykryciu ustalonej liczby przeskoków impulsu, aktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej nie następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej oraz aktywuje się sygnał przeskoku impulsu w odpowiedzi na aktywowanie sygnału wykrycia ustaloną liczbę razy.
Korzystnie, przy wykryciu wystąpienia przeskoku impulsu, aktywuje się sygnał wykrycia zawsze gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, dezaktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej nie występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej oraz aktywuje się sygnał przeskoku impulsu w odpowiedzi na aktywowanie sygnału wykrycia ustaloną liczbę razy.
Korzystnie, podczas aktywowania sygnału wykrycia zawsze, gdy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się oba te sygnały w odpowiedzi na jednoczesne pojawienie się sygnału źródła i sygnału ujścia danych oraz aktywuje się sygnał wykrycia zawsze, gdy sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
Korzystnie, podczas aktywowania sygnału wykrycia zawsze, gdy sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, opóźnia się sygnał źródła o ustaloną wielkość oraz aktywuje się sygnał wykrycia zawsze, gdy opóźniony sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
Korzystnie, podczas wykrywania, czy wystąpiła ustalona liczba przeskoków impulsu, aktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, dezaktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej nie występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej oraz aktywuje się sygnał przeskoku impulsu w odpowiedzi na aktywowanie sygnału wykrycia ustaloną liczbę razy.
Korzystnie, podczas aktywowania sygnału wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał źródła i sygnał ujścia danych w odpowiedzi na jednoczesne pojawienie się obu tych sygnałów oraz aktywuje się sygnał wykrycia zawsze, gdy sygnał ujścia danych pojawia się jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
Korzystnie, podczas aktywowania sygnału wykrycia zawsze, gdy sygnał ujścia danych pojawia się jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, opóźnia się sygnał ujścia danych o określoną wielkość oraz aktywuje się sygnał wykrycia zawsze, gdy opóźniony sygnał ujścia danych pojawia się jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
Układ do strojenia szerokości pasma pętli fazowej do żądanej wartości, w którym do pętli fazowej jest dołączony detektor przeskoku impulsu generujący sygnał przeskoku impulsu, wskazujący czy w pętli fazowej wystąpił przeskok impulsu, przy czym pętla fazowa zawiera detektor fazy, do którego pierwszego wejścia dostaje się sygnał częstotliwości odniesienia, a do drugiego wejścia dochodzi podzielony sygnał sprzężenia zwrotnego, który jest sygnałem wyjściowym pętli fazowej podzielonym
PL 195 271 B1 przez współczynnik podziału sprzężenia zwrotnego, zaś na wyjściu detektora fazy pojawia się sygnał wskazujący różnicę fazy sygnału częstotliwości odniesienia i podzielonego sygnału sprzężenia zwrotnego, sygnał wyjściowy detektora fazy podawany jest na wejście detektora przeskoku impulsu, który zawiera układ wykorzystujący ten sygnał do wygenerowania sygnału przeskoku impulsu wskazującego czy w pętli fazowej wystąpił przeskok impulsu, według wynalazku jest charakterystyczny tym, że detektor fazy aktywuje sygnał detektora fazy w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału częstotliwości odniesienia, natomiast w odpowiedzi na wystąpienie zbocza, narastającego podzielonego sygnału sprzężenia zwrotnego detektor fazy dezaktywuje sygnał detektora fazy, zaś detektor przeskoku impulsu generuje sygnał przeskoku impulsu, gdy sygnał detektora fazy jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału częstotliwości odniesienia.
Korzystnie, detektor przeskoku impulsu zawiera pierwszy przerzutnik flip-flop, do którego wejścia danych jest doprowadzony sygnał źródła detektora fazy, zaś do wejścia zegarowego jest doprowadzony sygnał częstotliwości odniesienia Fref, a na wyjściu pierwszego przerzutnika flip-flop pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
Korzystnie, detektor przeskoku impulsu zawiera ponadto pierwszy blok opóźniający, do którego wejścia jest doprowadzony sygnał źródła detektora fazy, a na wyjściu zostaje wygenerowany opóźniony sygnał detektora fazy i doprowadzony do wejścia danych pierwszego przerzutnika flip-flop, do którego wejścia zegarowego jest doprowadzony sygnał częstotliwości odniesienia Fref, zaś na wyjściu pierwszego przerzutnika flip-flop pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
Korzystnie, detektor fazy aktywuje sygnał detektora fazy w odpowiedzi na wystąpienie pierwszego zbocza narastającego podzielonego sygnału sprzężenia zwrotnego, a dezaktywuje go w odpowiedzi na wystąpienie zbocza narastającego sygnału częstotliwości odniesienia, zaś detektor przeskoku impulsu generuje sygnał przeskoku impulsu, gdy sygnał detektora fazy jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego podzielonego sygnału sprzężenia zwrotnego.
Korzystnie, detektor przeskoku impulsu zawiera drugi przerzutnik flip-flop, do którego wejścia danych jest doprowadzony sygnał ujścia danych detektora fazy, zaś do wejścia zegarowego doprowadzony jest podzielony sygnał sprzężenia zwrotnego, a na wyjściu drugiego przerzutnika flip-flop pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
Korzystnie, detektor przeskoku impulsu zawiera ponadto drugi blok opóźniający, do którego wejścia jest doprowadzony sygnał ujścia danych detektora fazy, a na wyjściu zostaje wygenerowany opóźniony sygnał detektora fazy i doprowadzony do wejścia danych drugiego przerzutnika flip-flop, do którego wejścia zegarowego jest doprowadzony podzielony sygnał sprzężenia zwrotnego, zaś na wyjściu drugiego przerzutnika flip-flop pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
Korzystnie, pętla fazowa zawiera sterowaną pompę ładunkową oraz sterownik sterujący pętlą fazową w stanie synchronizacji fazowej przy pierwszej częstotliwości, doprowadzający odpowiedź skokową do pętli fazowej, powodując synchronizację pętli fazowej na drugiej częstotliwości, różnej od pierwszej częstotliwości, wykorzystujący sygnał przeskoku impulsu generowanego przez detektor przeskoku impulsu do określania, czy wystąpił przeskok impulsu, przy czym wystąpienie przeskoku impulsu wskazuje, czy szerokość pasma pętli fazowej jest na żądanym poziomie, i regulujący szerokość pasma pętli fazowej przez regulację prądu wyjściowego sterowanej pompy ładunkowej, a wszystkie czynności sterownika są powtarzane aż do osiągnięcia żądanej szerokości pasma pętli fazowej.
Korzystnie, po uzyskaniu żądanej wartości szerokości pasma pętli fazowej, sterownik reguluje ponadto prąd wyjściowy sterowanej pompy ładunkowej do uprzednio określonej wielkości, przez co dostraja szerokość pasma pętli fazowej do wartości roboczej.
Korzystnie, pętla fazowa zawiera sterowany dzielnik częstotliwości, a sterownik doprowadza odpowiedź skokową do pętli fazowej przez zmianę współczynnika podziału sterowanego dzielnika częstotliwości.
Układ do strojenia szerokości pasma pętli fazowej do żądanej wartości, w którym do pętli fazowej jest dołączony detektor przeskoku impulsu generujący sygnał przeskoku impulsu, wskazujący czy w pętli fazowej wystąpiło X przeskoków impulsu, przy czym X jest uprzednio ustaloną liczbą, według innej odmiany wynalazku charakteryzuje się tym, że detektor przeskoku impulsu zawiera układ detekcji pojedynczego przeskoku impulsu, wytwarzający przy każdym wykryciu przeskoku impulsu,
PL 195 271 B1 pierwszy sygnał dochodzący na wejście dzielnika częstotliwości, na którego wyjściu pojawia się sygnał przeskoku impulsu jeden raz dla każdej liczby X uaktywnień pierwszego sygnału, a pętla fazowa zawiera sterowaną pompę ładunkową oraz sterownik sterujący pętlą fazową w stanie synchronizacji fazowej przy pierwszej częstotliwości, doprowadzający odpowiedź skokową do pętli fazowej, powodując synchronizację pętli fazowej na drugiej częstotliwości, różnej od pierwszej, wykorzystujący sygnał przeskoku impulsu generowanego przez detektor przeskoku impulsu do określania, czy wystąpiła liczba X przeskoków impulsu, przy czym wystąpienie liczby X przeskoków impulsu wskazuje, czy szerokość pasma pętli fazowej jest na żądanym poziomie, i regulujący szerokość pasma pętli fazowej przez regulację prądu wyjściowego sterowanej pompy ładunkowej, a wszystkie czynności sterownika są powtarzane aż do osiągnięcia żądanej szerokości pasma pętli fazowej.
Korzystnie, po uzyskaniu żądanego poziomu szerokości pasma pętli fazowej, sterownik reguluje dalej prąd wyjściowy sterowanej pompy ładunkowej do uprzednio określonej wielkości, przez co dostraja szerokość pasma pętli fazowej do wartości roboczej.
Korzystnie pętla fazowa zawiera sterowany dzielnik częstotliwości, a sterownik doprowadza odpowiedź skokową do pętli fazowej przez zmianę współczynnika podziału sterowanego dzielnika częstotliwości.
Przedmiot wynalazku w przykładzie wykonania został przedstawiony na rysunku, na którym fig. 1 przedstawia znany filtrowany wstępnie sterowany N-ułamkowy modulator sigma-delta, w schemacie blokowym; fig. 2 - zależność wzmocnienia od częstotliwości generatora sterowanego napięciem, na wykresie; fig. 3 - układ do strojenia szerokości pasma pętli fazowej do żądanej wartości, w przykładzie realizacji wynalazku, w schemacie blokowym; fig. 4a i 4b - sygnały w pętli fazowej z doprowadzoną odpowiedzią skokową powodującą przeskok impulsu i bez niej, na wykresach czasowych; fig. 5 - sygnał na wejściu Sterującym generatora sterowanego napięciem, z przeskokiem impulsu i bez niego po doprowadzeniu odpowiedzi skokowej do pętli fazowej, na wykresie; fig. 6 - dalsza regulacja prądu wyjściowego pompy ładunkowej, na wykresie; fig. 7 - etapy sposobu strojenia szerokości pasma pętli fazowej do żądanej wartości, według wynalazku, w sieci działań; fig. 8 - detektor przeskoku impulsu, według wynalazku, w schemacie blokowym, zaś fig. 9 przedstawia kształty fali wygenerowane w pętli fazowej, według pewnego aspektu wynalazku.
Znany filtrowany wstępnie sterowany N-ułamkowy modulator sigma-delta jest przedstawiony na fig. 1. Sygnał odniesienia 101 jest dostarczany do detektora fazy 102 wraz z fazą sygnału wyjściowego dzielnika częstotliwości 106. Sygnał odniesienia 101 jest korzystnie sygnałem sinusoidalnym o częstotliwości oznaczonej przez fref. Na wyjściu detektora fazy 102 powstaje impuls, który jest związany z różnicą fazy pomiędzy sygnałem odniesienia 101 i sygnałem wyjściowym dzielnika częstotliwości 106. Sygnał wyjściowy detektora fazy 102 dostaje się do pompy ładunkowej 103 i następnie jest on filtrowany przez filtr 104 pętli. Sygnał wyjściowy filtra 104 pętli podaje się następnie do generatora przestrajanego napięciem VCO 105. Sygnał wyjściowy VCO 105 dochodzi do wejścia dzielnika częstotliwości 106. W wyniku tego układu sprzężenia zwrotnego, częstotliwość wyjściowa VCO 105 jest ustawiana na równą częstotliwości sygnału odniesienia 101 i pomnożoną przez współczynnik podziału dzielnika częstotliwości 106. Tak więc częstotliwością VCO 105 można sterować sterując współczynnikiem podziału dzielnika częstotliwości 106. W sterowanym N-ułamkowym modulatorze PLL sigma-delta współczynniki podziału są generowane przez człon pasmowy 107, zawierający modulator sigma-delta i filtr wstępny. Do wejście tego członu dochodzą dane 108, które służą jako sygnał modulujący.
We wstępnie filtrowanym, sterowany N-ułamkowy modulatorze sigma-delta musi być zachowana bardzo dokładna zgodność pasma podstawowego filtru wstępnego w członie 107 i szerokością pasma PLL. Wprowadzenie jakiejkolwiek niezgodności powoduje znaczny wzrost średniej kwadratowej (rms) błędu fazy modulowanego sygnału. Dlatego bardzo istotna jest ścisła kontrola szerokości pasma PLL, aby uniemożliwić odbieganie jej od żądanej wartości, wyznaczonej przez filtr wstępny.
Główną przyczyną zmienności szerokości pasma PLL jest nachylenie charakterystyki VCO (t.j. stosunek częstotliwości wyjściowej VCO do wejściowego napięcia sterowania - [MHz/V]). Jak pokazuje wykres na fig. 2, zależność tego nachylenia i częstotliwości wyjściowej VCO jest taka, że maleje ono znacznie ze wzrostem częstotliwości, co powoduje, że wzmocnienie pętli otwartej PLL także maleje wraz z częstotliwością. Dalszą konsekwencją takiej charakterystyki VCO jest to, że szerokość pasma PLL zmienia się w funkcji częstotliwości roboczej. W PLL ta zmiana nachylenia VCO (i w konsekwencji zmiana wzmocnienia otwartej pętli) jest kompensowana za pomocą sterowanej pompy ładunkowej 103.
PL 195 271 B1
Tej kompensacji nie można wykonać, dopóki nie jest znana zależność nachylenia od częstotliwości. Ponadto, zależność ta będzie różna dla różnych przykładów VCO i dla różnych temperatur pracy. Zmienność ta jest przedstawiona na fig. 2 liniami przerywanymi 201 i 203. W praktyce trzeba przeprowadzić wstępne strojenie PLL, w którym bierze się pod uwagę faktyczną zależność nachylenia od częstotliwości „nieznanego” VCO.
Przykładowy układ do strojenia szerokości pasma pętli fazowej, według wynalazku, jest przedstawiony na fig. 3. Układ zawiera pętlę fazową PLL 301, której szerokość pasma ma być strojona. PLL 301 zawiera detektor fazy 303, którego sygnał wyjściowy dostarcza się do pompy ładunkowej 305, którą można sterować w krokach dyskretnych, korzystnie z odstępami Iog2 pomiędzy kolejnymi krokami. Pozostałe elementy PLL 301 to elementy znajdujące się typowo w PLL, czyli są to filtr 307 pętli, VCO 309 i tor sprzężenia zwrotnego, który zawiera sterowany dzielnik częstotliwości 311. Według jednego aspektu wynalazku, szerokość pasma PLL 301 zostaje dostrojona przez wygenerowanie odpowiedzi skokowej w PLL 301 i następnie pomiar albo wykrycie jednego albo więcej parametrów, które w wyniku odpowiedzi skokowej, są związane z szerokością pasma pętli. Można wtedy wyregulować jeden albo więcej elementów pętli, stosując zmierzony/wykryty parametr jako wskazówkę.
Charakterystykę krokową można wygenerować przez przełączanie współczynnika podziału w dzielniku częstotliwości 311.
Jednym z parametrów, który dobrze się nadaje do wskazywania szerokości pasma pętli, jest występowanie lub brak „przeskoku impulsu”, w detektorze fazy 303, gdy doprowadzi się odpowiednią odpowiedź skokową do PLL 301. Określenie „przeskok impulsu odnosi się do występowania pewnego rodzaju różnicy fazy pomiędzy sygnałem wyjściowym dzielnika częstotliwości 311 i sygnałem odniesienia. Wielkość tej różnicy jest równa pełnemu cyklowi sygnału o częstotliwości odniesienia. Gdy wystąpi różnica fazy o takiej wielkości, dwa kolejne zbocza narastające sygnału odniesienia będą następować bez wystąpienia zbocza narastającego sygnału wyjściowego dzielnika częstotliwości. Jest to pokazane bardziej szczegółowo na wykresach czasowych z fig. 4a i 4b.
Na fig. 4a jest przedstawiony wykres czasowy trzech sygnałów występujących w PLL 301: sygnał Fref 313 częstotliwości odniesienia; sygnał wyjściowy 315 dzielnika częstotliwości i sygnał wejściowy 317 dzielnika częstotliwości (który jest również sygnałem wyjściowym VCO). Sytuacja przedstawiona na fig. 4a to stan synchronizacji pętli, a dzielnik częstotliwości wykonuje operację dzielenia przez dwa. Jest to oczywiste wobec faktu, że istnieją dwa cykle sygnału wejściowego 317 dzielnika częstotliwości na każdy cykl sygnału wyjściowego 315 dzielnika częstotliwości.
Figura 4b przedstawia efekt wprowadzenia odpowiedzi skokowej do PLL 301 w czasie synchronizacji fazy, co przedstawiono na fig. 4a. W tym przypadku, zrealizowano ten efekt zmieniając współczynnik podziału z dwóch na trzy. W momencie t1 zmiany współczynników podziału sygnał Fref 313 i sygnał wyjściowy dzielnika częstotliwości 315' są ciągle zasadniczo w jednej fazie, tak że impuls sygnału błędu 319 generowany na wyjściu detektora fazy 303 można pominąć. Jednakże, w wyniku zmiany, sygnał wyjściowy 315' dzielnika częstotliwości ma jeden cykl na wszystkie trzy cykle sygnału wejściowego 317' dzielnika częstotliwości. W rezultacie drugie zbocze sygnału Fref 313 występuje w czasie t2, natomiast drugie zbocze sygnału wyjściowego 315' dzielnika częstotliwości występuje nieco później, w czasie t3. Ta różnica w fazie powoduje wystąpienie bardziej znaczącego impulsu sygnału błędu 319, którego czas trwania jest proporcjonalny do różnicy fazy pomiędzy drugim zboczem sygnału Fref 313 i drugim zboczem sygnału wyjściowego 315' dzielnika częstotliwości.
Efektem impulsu sygnału błędu 319 w PLL 301 jest spowodowanie wzrostu częstotliwości wyjściowej VCO, co widać na figurze. Regulacja częstotliwości wyjściowej VCO nie wystarcza, aby natychmiast spowodować wyrównanie faz sygnału wyjściowego 315' dzielnika częstotliwości i sygnału Fref 313, więc powstaje jeszcze bardziej znacząca różnica fazy pomiędzy trzecim zboczem sygnału Fref 313 (czas t4) i trzecim zboczem sygnału wyjściowego 315' dzielnika częstotliwości (czas t5).
Powstający impuls sygnału błędu 319 powoduje dalszy wzrost częstotliwości wyjściowej VCO, ale w tym przypadku nadal to nie wystarcza do wyrównania faz sygnału Fref 313 i sygnałów wyjściowych 315' dzielnika częstotliwości. Przeciwnie, różnica faz pomiędzy tymi dwoma sygnałami wzrasta do takiego stopnia, że czwarte i piąte zbocze sygnału Fref 313 występują w czasie t6 i t7, odpowiednio, bez jakiejkolwiek ingerencji zbocza sygnału wyjściowego 315' dzielnika częstotliwości, które nie występuje aż do chwili t8. Jest to przeskok impulsu opisywany w tym wynalazku.
Figura 5 to wykres przedstawiający przykładowy krok częstotliwości na wejściu sterowania VCO 309 z przeskokiem impulsu i bez niego, gdy zostanie doprowadzona odpowiedź skokowa do PLL 301. Bez przeskoku impulsu (wykres 501), przyłożone napięcie jest wystarczająco wysokie, aby umożliwić
PL 195 271 B1 szybką reakcję VCO 309 na zmianę (wzrost) współczynnika podziału. Gdy jednak wystąpi przeskok impulsu (wykres 503), napięcie osiąga niższą wartość maksymalną, po czym następuje wyraźny spadek napięcia (odpowiadający niskiemu poziomowi sygnału błędu 319, który występuje w czasie t8; patrz fig. 4b). W rezultacie VCO 309 odpowiada wolniej na zmianę współczynnika podziału.
Wracając teraz do tematu strojenia szerokości pasma PLL, jest to wykonywane, w przykładzie wykonania, przez zmianę współczynnika podziału 321 o wystarczająco duży krok (w porównaniu do aktualnej szerokości pasma pętli), aby spowodować wystąpienie przeskoku impulsu w detektorze fazy 303. W innym aspekcie wynalazku do detektora fazy 303 dołączony jest detektor przeskoku impulsu 323. Detektor przeskoku impulsu 323 generuje poziom logiczny (np. logiczna „1), aby wskazać wystąpienie przeskoku impulsu. Przez włączenia detektora przeskoku impulsu 323 do tego samego układu scalonego co PLL 301, poziom logiczny przeskoku impulsu można dostarczyć na końcówkę wyjściową, co umożliwia strojenie szerokości pasma bez potrzeby ręcznego sondowania elementów pęW.
Według wynalazku, jeżeli wiadomo, że określona zmiana współczynnika podziału powoduje przeskok impulsu w PLL 301, przywraca się początkową wartość współczynnika podziału, zwiększa się prąd wyjściowy pompy ładunkowej (za pomocą sygnału regulacyjnego 325) i ponownie wywołuje się taką samą zmianę współczynnika podziału. Zwiększając prąd wyjściowy pompy ładunkowej, zwiększa się szerokość pasma pętli. Proces powtarza się tak długo, dopóki taka sama zmiana współczynnika podziału ciągle powoduje wystąpienie przeskoku impulsu, pomimo wzrostu prądu wyjściowego pompy ładunkowej. Proces zostaje zatrzymany, gdy prąd wyjściowy pompy ładunkowej zostanie zwiększony do wartości, przy której doprowadzona odpowiedź skokowa już nie powoduje wystąpienia przeskoku impulsu. W tym momencie, wielkość wyregulowanego prądu pompy ładunkowej wraz z nachyleniem „nieznanego” VCO ustawia żądane wzmocnienie pętli otwartej i przez to ustawia także żądaną szerokość pasma pętli.
Opisana wyżej technika strojenia PLL wykorzystuje skoki częstotliwości (czyli odpowiedź skokowa jest doprowadzana, gdy współczynnik podziału zostanie zwiększony o 1), które co do wielkości odpowiadają częstotliwości odniesienia i jej wielokrotnościom. W konsekwencji dostrojona PLL może nie mieć żądanej roboczej szerokości pasma. Problem ten rozwiązuje się przez strojenie PLL 301 tak jak opisano powyżej, a następnie reguluje się sygnał wyjściowego pompy ładunkowej 305 tak, aby przesunąć go do zakresu roboczej szerokości pasma. Regulację można przeprowadzić odejmując znane przesunięcie prądowe (tj. znaną liczbę kroków prądowych) od wartości uzyskanej na końcu opisanego wyżej procesu strojenia.
Na fig. 6 jest przedstawiony, w skali Iog2, przykładowy prąd wyjściowy sterowanej pompy ładunkowej 305. W tym przypadku doprowadza się prąd T1 do pompy ładunkowej 305 i zapewnia się skok częstotliwości, jak opisano powyżej. Jeżeli wystąpi przeskok impulsu, zwiększa się prąd pompy ładunkowej 305 o jeden krok do T2 i powtarza się tę procedurę. Załóżmy, że znowu występuje przeskok impulsu, powoduje to jeszcze jeden skok prądu pompy ładunkowej 305 w górę do T3. Jeżeli nie ma przeskoku impulsu, gdy znowu zostanie zapewniony skok częstotliwości, pętla 301 zostaje dostrojona, ale nie do żądanej roboczej szerokości pasma. Regulację do żądanej szerokości pasma przeprowadza się regulując prąd pompy ładunkowej 305 od jego „dostrojonej” wartości T3 w dół o znaną wielkość przesunięcia. W tym przykładzie zakłada się, że znane przesunięcie to pięć skoków, powodujące, że robocza wartość prądu pompy ładunkowej to O3. Będzie to poprawna robocza wartość prądu dla PLL 301. Ogólnie, jeżeli strojenie PLL 301 spowodowało jedną spośród wartości prądu pompy ładunkowej 305 w zakresie od T1 do T3, regulacja o znaną wartość przesunięcia daje w wyniku wartość prądu pompy ładunkowej 305 w zakresie od 01 do 03, odpowiednio, jak pokazano na fig. 6. Skala Iog2 prądu pompy ładunkowej 305 zapewnia, że zmiana szerokości pasma pętli 301 będzie jednakowo duża dla każdego kroku pompy ładunkowej 305 w całym zakresie prądu pompy ładunkowej 305. W konsekwencji nie traci się na dokładności w wyniku przesunięcia, wykonywanego podczas ustawiania dostrojonej PLL 301 na roboczą szerokość pasma.
Znana wartość przesunięcia jest, korzystnie, ustalana jeden raz i stosuje się ją do strojenia wszystkich PLL, które mają używać tej samej roboczej szerokości pasma. Wartość przesunięcia można wyliczyć, chociaż łatwiej ją zmierzyć, albo fizycznie albo za pomocą symulatora.
Opisany wyżej sposób strojenia PLL nadaje się szczególnie dobrze do sterowania automatycznego (np. za pomocą odpowiednio zaprogramowanego procesora), ponieważ na wyjściu detektora przeskoku impulsu 323 potrzebny jest tylko jeden wynik binarny (np. „1” jeżeli wykryto przeskok impulsu, „0” jeżeli nie wykryto przeskoku impulsu), czego wynikiem są proste wskazówki decyzyjne.
PL 195 271 B1
Na fig. 7 przedstawiona jest sieć działań sposobu strojenia szerokości pasma pętli fazowej PLL 301, według wynalazku, realizowanego przy pomocy sterownika 325 (fig. 3) zawierającego komputer 327, który wykonuje instrukcje przechowywane na odczytywalnym komputerowo nośniku danych 329, takim jak pamięć o dostępie swobodnym, pamięć magnetyczna, pamięć stała na dysku kompaktowym CD ROM itp.
Strojenia szerokości pasma pętli fazowej rozpoczyna się w kroku 701. Obejmuje on ustawienie pierwszego współczynnika podziału N i początkowej wartości prądu pompy ładunkowej 305 co umożliwia osiągnięcie stanu synchronizacji pętli PLL 301. Następnie detektor przeskoku impulsu 323 jest zerowany, tak aby był gotowy na wykrycie następnego przeskoku impulsu, i aby wskazywał na swoim wyjściu brak przeskoku impulsu aż do wystąpienia takiego przeskoku.
Po zsynchronizowaniu pętli na częstotliwości określonej przez częstotliwość odniesienia (Fref) i pierwszy współczynnik podziału N, wprowadza się skok częstotliwości do pętli stosując nowy współczynnik podziału N+m (krok 703). Wartość „m” może np. wynosić 1 albo 2 i jest ostatecznie funkcją poszczególnych elementów systemu i żądanej szerokości pasma. Po odpowiednim czasie (określonym przez częstotliwość odniesienia, współczynnik podziału i aktualną szerokość pasma pętli), odczytuje się sygnał przeskoku impulsu z portu wyjściowego detektora przeskoku impulsu 323 (krok 705). Jeżeli sygnał przeskoku impulsu wskazuje, że wystąpił przeskok impulsu (ścieżka „tak” z bloku decyzyjnego 707), współczynnik podziału ustawia się na początkową wartość N, a detektor przeskoku impulsu 323 zeruje się tak, żeby znowu był gotowy do wykrycia następnego przeskoku impulsu (krok 709). Sterowaną pompę ładunkową 305 reguluje się następnie tak, żeby jej prąd wyjściowy zwiększyć o jeden skok (krok 711).
Następnie powtarza się sterowanie pętli, zaczynając w kroku 703, aż do momentu gdy nie wystąpi kolejny przeskok impulsu przy zapewnieniu skoku częstotliwości (ścieżka „nie” z bloku decyzyjnego 707). W tym momencie pętla jest dostrojona. Zakładając, że jest nastrojona na szerokość pasma inną niż żądana robocza szerokość pasma, sterowaną pompę ładunkową 305 reguluje się o znaną wielkość (np. zmniejszając uzyskaną wartość prądu wyjściowego pompy ładunkowej o znaną wartość), jak opisano wcześniej, aby uzyskać żądaną roboczą szerokość pasma (krok 713). Uzyskaną ostatecznie wartość prądu wyjściowego pompy ładunkowej, korzystnie, zapamiętuje się, aby móc ją ponownie zastosować dla tej szczególnej PLL 301 (krok 715). Ponownie zastosowanie uzyskanej na końcu wartości prądu wyjściowego pompy ładunkowej jest szczególnie użyteczne gdy ta PLL 301, powiązana z tą zapamiętaną wartością, ma pracować w tej samej temperaturze, w której była dostrajana.
Aby przeprowadzić opisaną regulację szerokości pasma po dostrojeniu, zakres prądu sterowanej pompy ładunkowej 305 powinien być wystarczająco szeroki, aby przechodzić od zakresu roboczego do zakresu strojenia. To wymaganie łatwiej spełnić realizując wynalazek według alternatywnego przykładu wykonania, w którym stosuje się kilka przeskoków impulsu jako wskazanie szerokości pasma, zamiast tylko jednego przeskoku impulsu. Na przykład można wskazać szerokość pasma licząc najpierw liczbę X przeskoków impulsu, które występują po pierwszym kroku częstotliwości. Można to na przykład wykonać Przez ręczne testowanie przykładowej pętli PLL za pomocą sprzętu pomiarowego i następnie wykorzystanie tej samej zmierzonej wartości dla wszystkich strojonych później pętli PLL. Następnie zwiększa się prąd pompy ładunkowej aż wystąpi tylko X-1 przeskoków impulsu, przy następnym skoku częstotliwości. Alternatywna technika do wykonania tego ostatniego etapu polega na zwiększeniu prądu pompy ładunkowej, aż do wystąpienia mniej niż X przeskoków impulsu, przy następnym skoku częstotliwości. Następnie dostraja się PLL 301, z uwzględnieniem ewentualnego doregulowania do roboczego pasma częstotliwości, jak opisano wyżej. Ta technika umożliwia strojenie małych szerokości pasma PLL bez wymogu szerokiego zakresu regulacji prądu pompy ładunkowej.
Na fig. 8 jest przedstawiony przykład wykonania detektora przeskoku impulsu 323. Zakłada się, że na wyjściu detektora fazy 303 istnieją faktycznie dwa sygnały: sygnał źródła 801 i sygnał ujścia danych 803. Sygnał źródła 801 jest aktywowany w odpowiedzi na wystąpienie zbocza narastającego sygnału odniesienia Fref 313. Sygnał ujścia danych 803 jest aktywowany w odpowiedzi na wystąpienie zbocza narastającego sygnału wyjściowego 315 dzielnika częstotliwości 311. Gdy oba sygnały: sygnał źródła 801 oraz sygnał ujścia danych 803, są jednocześnie aktywne, są one zerowane przez układ logiczny w detektorze fazy 303.
Sygnał źródła 801 i sygnał ujścia danych 803 podaje się na wejścia pierwszego bloku opóźniającego 805 i drugiego bloku opóźniającego 807, odpowiednio, które wprowadzają względnie małe opóźnienia, w porównaniu do częstotliwości sygnału częstotliwości odniesienia 313. Na przykład, sygnał częstotliwości odniesienia 313 może mieć okres 77 nanosekund (co odpowiada częstotliwości 13
PL 195 271 B1
MHz), w porównaniu do opóźnienia 0,5 nanosekundy wprowadzanego przez każdy blok opóźniający 805, 807. Celem tego opóźnienia jest uniknięcie możliwości niewykrycia wystąpienia przeskoku impulsu, co mogłoby się zdarzyć, np. gdyby sygnał źródła 801 został dezaktywowany dokładnie w tej samej chwili, w której wystąpiłoby następne zbocze narastające sygnału Fref 313. Bloki opóźniające 805, 807 mogą zostać zrealizowane na przykład jako równolegle połączenie kondensatora i rezystora o odpowiednich parametrach.
Opóźnione sygnały dostarczone na wyjścia pierwszego bloku opóźniającego 805 i drugiego bloku opóźniającego 807 są następnie próbkowane przez pierwszy przerzutnik flip-flop 809 i drugi przerzutnik flip-flop 811, odpowiednio. Pierwszy przerzutnik flip-flop 809 jest taktowany sygnałem o częstotliwości odniesienia Fref 813, a drugi przerzutnik flip-flop 811 jest taktowany sygnałem wyjściowym 315 dzielnika częstotliwości 311. Oba przerzutniki: pierwszy przerzutnik flip-flop 809 i drugi przerzutnik flip-flop 811 szukają szczególnej kombinacji sygnału, wskazującej na wystąpienie przeskoku impulsu. W przypadku pierwszego przerzutnika flip-flop 809 jest to wystąpienie narastającego (taktującego) zbocza sygnału Fref 313 w czasie, gdy (opóźniony) sygnał źródła 801 jest nadal aktywny od poprzedniego wystąpienia zbocza narastającego sygnału Fref 313 . W przypadku drugiego przerzutnika flip-flop 811, jest to wystąpienie narastającego (taktującego) zbocza sygnału wyjściowego 315 dzielnika częstotliwości w czasie, gdy (opóźniony) sygnał ujścia danych 803 jest ciągle aktywny od poprzedniego wystąpienia zbocza narastającego sygnału wyjściowego 315 dzielnika częstotliwości.
Sygnały wyjściowe pierwszego przerzutnika flip-flop 809 i drugiego przerzutnika flip-flop 811 są następnie łączone w bramce LUB 817, której wyjście wskazuje wykrycie przeskoku impulsu. Sygnał wyjściowy bramki LUB 817 jest podany do dzielnika 819, zaprogramowanego tak, aby dzielił przez liczbę przeskoków impulsu, które mają być zliczone (tj. liczbę X opisaną powyżej w odniesieniu do alternatywnej techniki strojenia PLL). Gdy dzielnik 819 zliczy zaprogramowaną wartość, jego wyjście przełącza się na przełącznik zatrzaskowy 821, na którego wyjściu pojawia się sygnał przeskoku impulsu 823.
Ponadto do pierwszego przerzutnika flip-flop 809 i drugiego przerzutnika flip-flop 811, do dzielnika 819 i do przełącznika zatrzaskowego 821 dostarcza się sygnał zerowania, w celu wyzerowania całego detektor przeskoku impulsu 323 do następnego wykorzystania.
Na fig. 9 są przedstawione przykładowe kształty fali, które mogą być wygenerowane w PLL 301 w wyniku po skoku częstotliwości, gdzie liczba X przeskoków impulsu do zliczenia jest równa jeden. W punkcie 901 zbocze narastające sygnału Fref 313 powoduje aktywowanie sygnału źródła 801. W punkcie 903 narastające zbocze sygnału wyjściowego 315 dzielnika częstotliwości powoduje aktywowanie sygnału ujścia danych 803. Jednoczesna aktywacja sygnałów źródła 801 i sygnału ujścia danych, 803 powoduje (z małym opóźnieniem), że każdy z tych sygnałów jest dezaktywowany (w punkcie 905). W tym przypadku, sygnał wyjściowy 315 dzielnika częstotliwości ma mniejszą częstotliwość niż częstotliwość sygnału odniesienia Fref 313. W konsekwencji, trzy pierwsze przedstawione cykle odniesienia są „normalne” w tym sensie, że oddziałują tak, jak opisano wyżej w odniesieniu do pierwszego cyklu odniesienia (tj. zbocze narastające sygnału wyjściowego 315 dzielnika częstotliwości występuje wewnątrz jednego okresu zbocza narastającego sygnału Fref 313). Jednak gdy zaczyna się czwarty cykl odniesienia (punkt 907), sygnał wyjściowy 315 dzielnika częstotliwości zaczyna opadać znacznie później. W konsekwencji, w punkcie 907, sygnał źródła 801 jest aktywny i w zasadzie pozostaje aktywny przez przynajmniej pełny czas cyklu sygnału Fref 313, ponieważ czwarte zbocze narastające sygnału wyjściowego 315 dzielnika częstotliwości nie występuje aż do znacznie oddalonego w czasie punktu 909. Występowanie aktywnego sygnału źródła 801 jednocześnie ze zboczem narastającym sygnału Fref 313 powoduje, że pierwszy przerzutnik flip-flop 809 generuje na swoim wyjściu aktywny sygnał (tj. „1”). Ten sygnał przechodzi przez bramkę LUB 817 i dzielnik 819 (ponieważ dzielnik 819 dzieli przez jeden) i ewentualnie służy jako impuls zegarowy, który generuje sygnał przeskoku impulsu 823 (patrz punkt 909 na fig. 9) na wyjściu przełącznika zatrzaskowego 821.
Opisane wyżej techniki strojenia szerokości pasma PLL najlepiej jest stosować, gdy spełnione są następujące warunki:
1) częstotliwość sygnału Fref 313 i robocza szerokość pasma określają, jak duża musi być zmiana współczynnika podziału, aby wykorzystać ją w dzielniku częstotliwości 311 w celu wykonania skoku częstotliwości, który generuje przeskok impulsu.
2) zakres sterowanej pompy ładunkowej 305 powinien być na tyle szeroki, aby radzić sobie ze skokami częstotliwości równymi częstotliwości sygnału odniesienia Fref 313 i jej wielokrotnościom.
PL 195 271 B1
3) VCO 309 musi być w stanie obsługiwać zakres częstotliwości pokrywany przez skok częstotliwości stosowany przy strojeniu pętli.
Wprowadzenie odpowiedzi skokowej zostało opisane w odniesieniu do przykładu wykonania, w którym po umożliwieniu synchronizacji PLL 301, współczynnik podziału jest zwiększany o pewną liczbę (na przykład zwiększany o jeden). Jednak odpowiedź skokową można też zastosować zmniejszając współczynnik podziału, zamiast go zwiększać.
Ponadto, w opisanych wyżej przykładach wykonania wystąpienie przeskoku impulsu było wykorzystane jako „zmierzony” parametr, odnoszący się do odpowiedzi impulsowej, w celu wyznaczenia szerokości pasma pętli. Jednak, wykorzystanie przeskoku impulsu nie jest zasadnicze przy realizacji wynalazku. Alternatywnie, można wykorzystać dowolny parametr, odnoszący się do odpowiedzi skokowej, jako wskaźnik szerokości pasma pętli.
Wreszcie, opisane wyżej techniki są użyteczne dla celów innych niż strojenie PLL. Na przykład, nawet po dostrojeniu PLL sygnał wyjściowy detektora przeskoku impulsu 323 może być użyteczny do wskazywania, czy szerokość pasma PLL odchyliła się od żądanej wartości roboczej (na przykład z powodu zmiany temperatury roboczej).

Claims (35)

  1. Zastrzeżenia patentowe
    1. Sposób strojenia szerokości pasma pętll fazowej do żądanej wartościi w którym doprowadza się do synchronizacji pętli fazowej na pierwszej częstotliwości, znamienny tym, że doprowadza się odpowiedź skokową, powodując, że pętla fazowa zaczyna synchronizować na drugiej częstotliwości, różnej od pierwszej częstotliwości, wykrywa się parametr związany z doprowadzoną odpowiedzią skokową, wskazujący, czy szerokość pasma pętli fazowej ma żądaną wartość i dalej reguluje się szerokość pasma pętli fazowej, powtarzając procedurę aż do osiągnięcia żądanej wartości szerokości pasma pętli fazowej.
  2. 2. Sposób według zastrz. 1, znamienny tym, że szerokość pasma pętll fazowej ustawia się na uprzednio ustaloną wartość, tym samym dostraja się szerokość pasma pętli fazowej do wartości roboczej.
  3. 3. Sposóbwedług zas^z. 1, znamienny t^r^, że podczas doprowadzaniaodpowiedzi skokowej do pętli fazowej zmienia się wartość podziału częstotliwości w torze sprzężenia zwrotnego pętli fazowej.
  4. 4. Sposób według zas^z. 1, tym, że pr^^'y wykrywaniu parameeru z\^i^^^^i^^^(^o z doprowadzoną odpowiedzią skokową wykrywa się, czy występuje przeskok impulsu.
  5. 5. Sposób według zas^z. 4, znamienny tym, że podczas regulowania szerokości pasma pęttl fazowej i powtarzania Procedury aż do osiągnięcia żądanej wartości szerokości pasma pętli fazowej, reguluje się szerokość pasma pętli fazowej i powtarza się procedurę aż do momentu gdy nie zostanie wykryty przeskok impulsu, po doprowadzeniu odpowiedzi skokowej do pętli fazowej.
  6. 6. Sposób według zastrz. 4, znamienny tym, że podczas wykrywania, czy wystąpił przeskok impulsu, wykrywa się, czy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
  7. 7. Sposób według zastrz. 6, znamienny tym, że podczas wykrywania, czy wystąpił przeskok impulsu, wykrywa się, czy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
  8. 8. Sposóbwedług zas^z. 6, znamienny t^r^, że podczas wykrywaniaczy dwa zboczana rassające sygnału o częstotliwości odniesienia pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wy stąpienie pierwszego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał źródła i sygnał ujścia danych w odpowiedzi na jednoczesne pojawienie się obu tych sygnałów, oraz wykrywa się, czy sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
  9. 9. Sposób według zassc^. 8, znam ienny tym, że gdy wykryje się, że syg nał źródła jess a kkywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia
    PL 195 271 B1 pętli fazowej, opóźnia się sygnał źródła o ustaloną wielkość i wykrywa się, czy opóźniony sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
  10. 10. Sposób według zastrz. 4, znamiennytym. że podczaswykrywania, następuje pr^^^l^c^lk impulsu, wykrywa się, czy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej występują kolejno po sobie, bez występowania zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
  11. 11. Sposób według zassirz. 10, znamienny tym, że przy wykrywaniuczy dwa zboczanarastające sygnału sprzężenia zwrotnego pętli fazowej następują kolejno po sobie, bez występowania zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał źródła i sygnał ujścia danych w odpowiedzi na jednoczesną aktywność obu tych sygnałów oraz wykrywa się, czy sygnał ujścia danych jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
  12. 12. Sposób według zas^z. 11, znamienny tym, że podczas wykrycia, że sygnał uścia danych jest aktywowany jednocześnie z występowaniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, opóźnia się sygnał ujścia danych o określoną wielkość oraz wykrywa się, czy opóźniony sygnał ujścia danych jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
  13. 13. Sposób według zasł:rz. 1, znamienny tym, że podczas regulacjj pasma pętu fazowej reguluje się prąd wyjściowy pompy ładunkowej.
  14. 14. Sposób według zasł:rz. 13, znamienny tym, że prąd wyjśccowy pompy ładunkowej regulue się w krokach, które znajdują się w odstępach logarytmicznych od siebie.
  15. 15. Sposób według zasł:rz. 1, znamienny tym, że podczas wykrywania parameeru związanego z dostarczoną odpowiedzią skokową do pętli, wykrywa się, czy występuje ustalona liczba przeskoków impulsu, przy czym ta ustalona liczba przeskoków jest większa niż jeden.
  16. 16. Sposób według 1 znamienny tym, że podczas regrUowania szerokości pasma pętli fazowej i powtarzania Procedury aż do osiągnięcia żądanej wartości szerokości pasma pętli fazowej, reguluje się szerokość pasma pętli fazowej i powtarza się procedurę, aż zostanie wykryta mniej niż ustalona liczba przeskoków impulsu po doprowadzeniu odpowiedzi impulsowej do pętli fazowej.
  17. 17. Sposób według zastrz. 15, znamienny tym. że przy wykrycću ustalonej Ilczby przeskoków impulsu, aktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej nie następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej oraz aktywuje się sygnał przeskoku impulsu w odpowiedzi na aktywowanie sygnału wykrycia ustaloną liczbę razy.
  18. 18. Sposób według zas^z. 17, znamienny tym, że przy wykryci wystąpienia przeskoku impul· su, aktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, dezaktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej nie występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej oraz aktywuje się sygnał przeskoku impulsu w odpowiedzi na aktywowanie sygnału wykrycia ustaloną liczbę razy.
  19. 19. Sposób według zastrz. 17, znamienny tym, że podczas aktywowania sygnału wykrycia zawsze, gdy dwa zbocza narastające sygnału o częstotliwości odniesienia pętli fazowej występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się oba te sygnały w odpowiedzi na jednoczesne pojawienie się sygnału źródła i sygnału ujścia danych oraz aktywuje się sygnał wykrycia zawsze, gdy sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
    PL 195 271 B1
  20. 20. Sposób według zastrz. 19, znamienny tym, że podczas aktywowania sygnału wykrycia zawsze, gdy sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, opóźnia się sygnał źródła o ustaloną wielkość oraz aktywuje się sygnał wykrycia zawsze, gdy opóźniony sygnał źródła jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej.
  21. 21. 5ρο50όννθόΙυ9Ζ35Τζ. 15, znamiennytym. że podczaswykrywania, czy wystąpiła ustalona liczba przeskoków impulsu, aktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, dezaktywuje się sygnał wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej nie występują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej oraz aktywuje się sygnał przeskoku impulsu w odpowiedzi na aktywowanie sygnału wykrycia ustaloną liczbę razy.
  22. 22. Sposób według zastrz. 21, znamienny tym, że podczas aktywowania sygnału wykrycia zawsze, gdy dwa zbocza narastające sygnału sprzężenia zwrotnego pętli fazowej następują kolejno po sobie, bez wystąpienia zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał źródła w odpowiedzi na wystąpienie zbocza narastającego sygnału o częstotliwości odniesienia pętli fazowej, aktywuje się sygnał ujścia danych w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, dezaktywuje się sygnał źródła i sygnał ujścia danych w odpowiedzi na jednoczesne pojawienie się obu tych sygnałów oraz aktywuje się sygnał wykrycia zawsze, gdy sygnał ujścia danych pojawia się jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
  23. 23. Sposób według zastrz. 22, znamienny tym, że podczas aktywowania sygnału wykrycia zawsze, gdy sygnał ujścia danych pojawia się jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej, opóźnia się sygnał ujścia danych o określoną wielkość oraz aktywuje się sygnał wykrycia zawsze, gdy opóźniony sygnał ujścia danych pojawia się jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału sprzężenia zwrotnego pętli fazowej.
  24. 24. Układ do strojenia szerokości pasma pętll fazowej do żądanej wartościi w którym do pętll fazowej jest dołączony detektor przeskoku impulsu generujący sygnał przeskoku impulsu, wskazujący czy w pętli fazowej wystąpił przeskok impulsu, przy czym pętla fazowa zawiera detektor fazy, do którego pierwszego wejścia dostaje się sygnał częstotliwości odniesienia, a do drugiego wejścia dochodzi podzielony sygnał sprzężenia zwrotnego, który jest sygnałem wyjściowym pętli fazowej podzielonym przez współczynnik podziału sprzężenia zwrotnego, zaś na wyjściu detektora fazy pojawia się sygnał wskazujący różnicę fazy sygnału częstotliwości odniesienia i podzielonego sygnału sprzężenia zwrotnego, sygnał wyjściowy detektora fazy podawany jest na wejście detektora przeskoku impulsu, który zawiera układ wykorzystujący ten sygnał do wygenerowania sygnału przeskoku impulsu wskazującego czy w pętli fazowej wystąpił przeskok impulsu, znamienny tym, że detektor fazy (303) aktywuje sygnał detektora fazy w odpowiedzi na wystąpienie pierwszego zbocza narastającego sygnału częstotliwości odniesienia, natomiast w odpowiedzi na wystąpienie zbocza narastającego podzielonego sygnału sprzężenia zwrotnego detektor fazy (303) dezaktywuje sygnał detektora fazy, zaś detektor przeskoku impulsu (323) generuje sygnał przeskoku impulsu, gdy sygnał detektora fazy (303) jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego sygnału częstotliwości odniesienia.
  25. 25. Układ, według zastrz. 24, znamienny tym, że detektor przeskoku impulsu (323) zawiera pierwszy przerzutnik flip-flop (809), do którego wejścia danych jest doprowadzony sygnał źródła detektora fazy (303), zaś do wejścia zegarowego jest doprowadzony sygnał częstotliwości odniesienia Fref, a na wyjściu pierwszego przerzutnika flip-flop (809) pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
  26. 26. Układ, według zastrz. 25, znamienny tym, że detektor przeskoku impulsu (323) zawiera ponadto pierwszy blok opóźniający (805), do którego wejścia jest doprowadzony sygnał źródła detektora fazy (303), a na wyjściu zostaje wygenerowany opóźniony sygnał detektora fazy i doprowadzony do wejścia danych pierwszego przerzutnika flip-flop (809), do którego wejścia zegarowego jest doprowadzony sygnał częstotliwości odniesienia Fref, zaś na wyjściu pierwszego przerzutnika flip-flop (809) pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
  27. 27. Układ według z^^t^t^. 24, znamienny tym, że detektor fazy (303) aktywuje sygnał detektora fazy w odpowiedzi na wystąpienie pierwszego zbocza narastającego podzielonego sygnału sprzężenia
    PL 195 271 B1 zwrotnego, a dezaktywuje go w odpowiedzi na wystąpienie zbocza narastającego sygnału częstotliwości odniesienia, zaś detektor przeskoku impulsu (323) generuje sygnał przeskoku impulsu, gdy sygnał detektora fazy (303) jest aktywowany jednocześnie z wystąpieniem drugiego zbocza narastającego podzielonego sygnału sprzężenia zwrotnego.
  28. 28. Układ według zastrz. 27, znamienny tym, że detektor przeskoku impulsu (323) zawiera drugi przerzutnik flip-flop (811), do którego wejścia danych jest doprowadzony sygnał ujścia danych detektora fazy (303), zaś do wejścia zegarowego doprowadzony jest podzielony sygnał sprzężenia zwrotnego, a na wyjściu drugiego przerzutnika flip-flop (811) pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
  29. 29. Układ według zastrz. 27, znam ienny tym. że detektor przeskoku impulsu(323) zawieraponadto drugi blok opóźniający (807), do którego wejścia jest doprowadzony sygnał ujścia danych detektora fazy (303), a na wyjściu zostaje wygenerowany opóźniony sygnał detektora fazy i doprowadzony do wejścia danych drugiego przerzutnika flip-flop (811), do którego wejścia zegarowego jest doprowadzony podzielony sygnał sprzężenia zwrotnego, zaś na wyjściu drugiego przerzutnika flip-flop (811) pojawia się sygnał wskazujący, czy w pętli fazowej wystąpił przeskok impulsu.
  30. 30. Ukkad według zas^z. 24, znamienny tym. że pętla fazowa (3011 zawiera sserowanąpompę ładunkową (305) oraz sterownik (325) sterujący pętlą fazową w stanie synchronizacji fazowej przy pierwszej częstotliwości, doprowadzający odpowiedź skokową do pętli fazowej, powodując synchronizację pętli fazowej na drugiej częstotliwości, różnej od pierwszej częstotliwości, wykorzystujący sygnał przeskoku impulsu generowanego przez detektor przeskoku impulsu (323) do określania, czy wystąpił przeskok impulsu, przy czym wystąpienie przeskoku impulsu wskazuje, czy szerokość pasma pętli fazowej jest na żądanym poziomie, i regulujący szerokość pasma pętli fazowej przez regulację prądu wyjściowego sterowanej pompy ładunkowej (305), a wszystkie czynności sterownika (325) są powtarzane aż do osiągnięcia żądanej szerokości pasma pętli fazowej.
  31. 31. Ukkadwedług zas^z. 30, znamiennytym. że po uzyskaniu żądanej wartości pasma pętli fazowej, sterownik (325) reguluje ponadto prąd wyjściowy sterowanej pompy ładunkowej (305) do uprzednio określonej wielkości, przez co dostraja szerokość pasma pętli fazowej do wartości roboczej.
  32. 32. Uktadwedługzastιrz. 30, znamięnny tym, że pętta fazowa (3011 zawiera sterowanydzielnik częstotliwości (311) i, że sterownik (325) doprowadza odpowiedź skokową do pętli fazowej (301) przez zmianę współczynnika podziału sterowanego dzielnika częstotliwości (311).
  33. 33. Układ do str(oenia szerokości pasma pęttl fazowej do żądanej wartoścc, w którym do pętll fazowej jest dołączony detektor przeskoku impulsu generujący sygnał przeskoku impulsu, wskazujący czy w pętli fazowej wystąpiło X przeskoków impulsu, przy czym X jest uprzednio ustaloną liczbą, znamienny tym, że detektor przeskoku impulsu (323) zawiera układ detekcji pojedynczego przeskoku impulsu, wytwarzający przy każdym wykryciu przeskoku impulsu, pierwszy sygnał dochodzący na wejście dzielnika częstotliwości (819), na którego wyjściu pojawia się sygnał przeskoku impulsu jeden raz dla każdej liczby X uaktywnień pierwszego sygnału, a pętla fazowa (301) zawiera sterowaną pompę ładunkową (305) oraz sterownik (325) sterujący pętlą fazową w stanie synchronizacji fazowej przy pierwszej częstotliwości, doprowadzający odpowiedź skokową do pętli fazowej, powodując synchronizację pętli fazowej na drugiej częstotliwości, różnej od pierwszej, wykorzystujący sygnał przeskoku impulsu generowanego przez detektor przeskoku impulsu (323) do określania, czy wystąpiła liczba X przeskoków impulsu, przy czym wystąpienie liczby X przeskoków impulsu wskazuje, czy szerokość pasma pętli fazowej jest na żądanym poziomie, i regulujący szerokość pasma pętli fazowej przez regulację prądu wyjściowego sterowanej pompy ładunkowej (305), a wszystkie czynności sterownika (325) są powtarzane aż do osiągnięcia żądanej szerokości pasma pętli fazowej.
  34. 34. Układ według zas^z. 33, znamienny tym. że po uzyskaniu żądanego poziomu szerokości pasma pętli fazowej, sterownik (325) reguluje dalej prąd wyjściowy sterowanej pompy ładunkowej (305) do uprzednio określonej wielkości, przez co dostraja szerokość pasma pętli fazowej do wartości roboczej.
  35. 35. Uktadwedługzastιrz. 33, znamię nny tym, że pętta fazowa (3011 zawiera sterowanydzielnik częstotliwości (311) i, że sterownik (325) doprowadza odpowiedź skokową do pętli fazowej (301) przez zmianę współczynnika podziału sterowanego dzielnika częstotliwości.
PL99346360A 1998-06-05 1999-06-02 Sposób i układ strojenia szerokości pasma pętli fazowej PL195271B1 (pl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/090,914 US6049255A (en) 1998-06-05 1998-06-05 Tuning the bandwidth of a phase-locked loop
PCT/SE1999/000953 WO1999065146A1 (en) 1998-06-05 1999-06-02 Method for tuning the bandwidth of a phase-locked loop

Publications (2)

Publication Number Publication Date
PL346360A1 PL346360A1 (en) 2002-02-11
PL195271B1 true PL195271B1 (pl) 2007-08-31

Family

ID=22224938

Family Applications (1)

Application Number Title Priority Date Filing Date
PL99346360A PL195271B1 (pl) 1998-06-05 1999-06-02 Sposób i układ strojenia szerokości pasma pętli fazowej

Country Status (15)

Country Link
US (1) US6049255A (pl)
EP (1) EP1095457B1 (pl)
JP (1) JP4455757B2 (pl)
KR (1) KR100624599B1 (pl)
CN (1) CN1315080B (pl)
AT (1) ATE315286T1 (pl)
AU (1) AU754639B2 (pl)
BR (1) BR9910924B1 (pl)
DE (1) DE69929339T2 (pl)
EE (1) EE200000708A (pl)
HK (1) HK1040841B (pl)
IL (1) IL140068A0 (pl)
MY (1) MY118898A (pl)
PL (1) PL195271B1 (pl)
WO (1) WO1999065146A1 (pl)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993106B1 (en) * 1999-08-11 2006-01-31 Broadcom Corporation Fast acquisition phase locked loop using a current DAC
US6526113B1 (en) 1999-08-11 2003-02-25 Broadcom Corporation GM cell based control loops
US6459253B1 (en) * 2000-09-05 2002-10-01 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop
JP3696077B2 (ja) * 2000-11-13 2005-09-14 シャープ株式会社 電圧変換回路及びこれを備えた半導体集積回路装置
US7003065B2 (en) 2001-03-09 2006-02-21 Ericsson Inc. PLL cycle slip detection
KR100725935B1 (ko) * 2001-03-23 2007-06-11 삼성전자주식회사 프랙셔널-앤 주파수 합성기용 위상 고정 루프 회로
US7167023B1 (en) 2001-08-29 2007-01-23 Altera Corporation Multiple data rate interface architecture
US6946872B1 (en) 2003-07-18 2005-09-20 Altera Corporation Multiple data rate interface architecture
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US7200769B1 (en) 2001-08-29 2007-04-03 Altera Corporation Self-compensating delay chain for multiple-date-rate interfaces
US6603329B1 (en) 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US6806733B1 (en) 2001-08-29 2004-10-19 Altera Corporation Multiple data rate interface architecture
US7382838B2 (en) * 2001-09-17 2008-06-03 Digeo, Inc. Frequency drift compensation across multiple broadband signals in a digital receiver system
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6768955B2 (en) * 2002-05-17 2004-07-27 Sun Microsystems, Inc. Adjustment and calibration system for post-fabrication treatment of phase locked loop charge pump
FR2840469A1 (fr) * 2002-05-28 2003-12-05 Koninkl Philips Electronics Nv Boucle a verrouillage de phase
US6836167B2 (en) * 2002-07-17 2004-12-28 Intel Corporation Techniques to control signal phase
GB0220616D0 (en) * 2002-09-05 2002-10-16 Koninkl Philips Electronics Nv Improvements relating to phase-lock loops
US6788155B2 (en) * 2002-12-31 2004-09-07 Intel Corporation Low gain phase-locked loop circuit
US7023285B2 (en) * 2003-07-15 2006-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Self-calibrating controllable oscillator
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US6998922B2 (en) * 2003-09-08 2006-02-14 Broadcom Corp. Phase locked loop modulator calibration techniques
US7236753B2 (en) * 2003-12-29 2007-06-26 Intel Corporation Direct outphasing modulator
US7234069B1 (en) 2004-03-12 2007-06-19 Altera Corporation Precise phase shifting using a DLL controlled, multi-stage delay chain
US7126399B1 (en) 2004-05-27 2006-10-24 Altera Corporation Memory interface phase-shift circuitry to support multiple frequency ranges
US7123051B1 (en) 2004-06-21 2006-10-17 Altera Corporation Soft core control of dedicated memory interface hardware in a programmable logic device
US7030675B1 (en) 2004-08-31 2006-04-18 Altera Corporation Apparatus and method for controlling a delay chain
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
JP4638806B2 (ja) * 2005-03-29 2011-02-23 ルネサスエレクトロニクス株式会社 位相同期ループ回路、オフセットpll送信機、通信用高周波集積回路及び無線通信システム
US7405633B2 (en) * 2005-07-18 2008-07-29 Tellabs Reston, Inc. Methods and apparatus for loop bandwidth control for a phase-locked loop
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
CN100446392C (zh) * 2006-04-27 2008-12-24 电子科技大学 一种脉冲跨周期调制开关稳压电源控制器
US7881401B2 (en) * 2006-11-17 2011-02-01 Infineon Technologies Ag Transmitter arrangement and signal processing method
US8483985B2 (en) * 2007-01-05 2013-07-09 Qualcomm, Incorporated PLL loop bandwidth calibration
US7995697B2 (en) * 2007-06-18 2011-08-09 Infineon Technologies Ag Polar modulation / one-point frequency modulation with flexible reference frequency
ATE503298T1 (de) * 2007-11-02 2011-04-15 St Ericsson Sa Pll-kalibration
US7737739B1 (en) * 2007-12-12 2010-06-15 Integrated Device Technology, Inc. Phase step clock generator
KR101201116B1 (ko) 2010-08-17 2012-11-13 성균관대학교산학협력단 동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법
CN105610434B (zh) * 2016-02-26 2018-08-10 西安紫光国芯半导体有限公司 一种自适应的延迟锁相环
CN112362976B (zh) * 2020-11-10 2024-04-26 张国俊 在线实时电缆参数测试系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691176A (en) * 1986-03-17 1987-09-01 General Electric Company Adaptive carrier tracking circuit
US4771249A (en) * 1987-05-26 1988-09-13 Motorola, Inc. Phase locked loop having a filter with controlled variable bandwidth
US4926141A (en) * 1989-05-01 1990-05-15 Motorola, Inc. Frequency synthesizer with improved automatic control of loop bandwidth selection
US5295079A (en) * 1991-07-18 1994-03-15 National Semiconductor Corporation Digital testing techniques for very high frequency phase-locked loops
US5233314A (en) * 1992-03-27 1993-08-03 Cyrix Corporation Integrated charge-pump phase-locked loop circuit
US5448763A (en) * 1993-11-09 1995-09-05 Motorola Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
US5703539A (en) * 1993-12-17 1997-12-30 Motorola, Inc. Apparatus and method for controlling the loop bandwidth of a phase locked loop
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth

Also Published As

Publication number Publication date
JP2002518869A (ja) 2002-06-25
WO1999065146A1 (en) 1999-12-16
EE200000708A (et) 2002-04-15
HK1040841B (zh) 2011-02-18
US6049255A (en) 2000-04-11
KR100624599B1 (ko) 2006-09-18
JP4455757B2 (ja) 2010-04-21
BR9910924B1 (pt) 2013-02-05
PL346360A1 (en) 2002-02-11
CN1315080B (zh) 2010-06-23
AU754639B2 (en) 2002-11-21
IL140068A0 (en) 2002-02-10
CN1315080A (zh) 2001-09-26
MY118898A (en) 2005-02-28
KR20010052536A (ko) 2001-06-25
ATE315286T1 (de) 2006-02-15
DE69929339T2 (de) 2006-09-07
BR9910924A (pt) 2001-03-06
DE69929339D1 (de) 2006-03-30
AU4667899A (en) 1999-12-30
HK1040841A1 (en) 2002-06-21
EP1095457B1 (en) 2006-01-04
EP1095457A1 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
PL195271B1 (pl) Sposób i układ strojenia szerokości pasma pętli fazowej
US5920233A (en) Phase locked loop including a sampling circuit for reducing spurious side bands
JP3406439B2 (ja) 可変遅延回路の遅延時間測定装置
TW421921B (en) PLL circuit
US7382146B2 (en) Semiconductor testing apparatus
US7437590B2 (en) Spread-spectrum clocking
EP1764922A1 (en) Clock generation circuit and clock generation method
KR20070043843A (ko) 지터 인가 회로, 및 시험 장치
CN110572152B (zh) 快速啁啾pll的经升压返回时间及校准方法
CN110572153B (zh) 用于快速啁啾pll的相位预设
US6940330B2 (en) Timing generator, semiconductor test apparatus, and timing generating method
KR100202328B1 (ko) 고정밀도 신호 발생 회로
US6842061B2 (en) Timing generating apparatus and test apparatus
US6608875B1 (en) Free-running-frequency adjustment circuit for a clock recovery system
KR100698864B1 (ko) 클록 발생 회로 및 클록 발생 방법
JPH0690148A (ja) デジタル・パルス発生装置
CZ140494A3 (en) Process and apparatus for digital modulation employing simultaneous adding and subtracting of pulses
KR960012813A (ko) 완전한 2차 디지탈 위상 동기 루프 및 그것을 이용한 디스터핑 회로
JP2628182B2 (ja) アナログーディジタル混成ic用試験装置
JP2000049604A (ja) 位相同期ループ装置
KR20000046484A (ko) 고속으로 동기하는 위상동기루프( pll) 장치 및 방법
KR20060099318A (ko) 락킹시간 단축기능을 가지는 디지털 피엘엘 및 그의락킹시간 단축 방법.
KR0137929Y1 (ko) 피엘엘 회로
SU1198643A1 (ru) Авторегулятор резонансной настройки контура нулевой последовательности сети
JPH0823273A (ja) Pll回路