JP2002518869A - 位相同期ループの帯域幅を調整する方法および装置 - Google Patents

位相同期ループの帯域幅を調整する方法および装置

Info

Publication number
JP2002518869A
JP2002518869A JP2000554054A JP2000554054A JP2002518869A JP 2002518869 A JP2002518869 A JP 2002518869A JP 2000554054 A JP2000554054 A JP 2000554054A JP 2000554054 A JP2000554054 A JP 2000554054A JP 2002518869 A JP2002518869 A JP 2002518869A
Authority
JP
Japan
Prior art keywords
locked loop
signal
phase
phase locked
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000554054A
Other languages
English (en)
Other versions
JP4455757B2 (ja
Inventor
リーフ， マグナス， アンドレ ニルソン，
ハンス ハグベリ，
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2002518869A publication Critical patent/JP2002518869A/ja
Application granted granted Critical
Publication of JP4455757B2 publication Critical patent/JP4455757B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrotherapy Devices (AREA)

Abstract

(57)【要約】 第１の周波数で位相同期した状態で位相同期ループを動作させ、当該位相同期ループに、第１の周波数と異なる第２の周波数に同期を始めさせることで当該位相同期ループにステップ応答を供給することにより、位相同期ループの帯域幅が所望のレベルに調整される。その後、供給されたステップ応答に関連し、かつ、位相同期ループの帯域幅が所望のレベルにあるか否かを示すパラメータが検出される。調整のための所望の帯域幅レベルが動作帯域幅にない場合、位相同期ループの帯域幅は所定量、追加的に修正され、それによって、位相同期ループの帯域幅が動作レベルに調整される。ステップ応答は、位相同期ループのフィードバック経路における周波数分割値の変更によって供給することができる。検出されるパラメータは、位相同期ループの帯域幅が所望の帯域幅レベルになっているかどうかを示すパルススキップとすることが可能である。

Description

【発明の詳細な説明】
【０００１】 発明の背景 本発明は、位相同期ループ（PLL ; phase-locked loops）に関し、特に位相同
期ループ帯域幅の測定および調整に関する。
【０００２】 位相同期ループ（PLL）は従来より知られており、さまざまなタイプの問題を
解決するために使用されている。PLLの使用の例としては、連続位相変調波を生
成するプリフィルタードΣΔ制御フラクショナルＮ変調器（prefiltered Sigma
Delta Controlled Fractional-N modulator）がある。図１にプリフィルタード
ΣΔ制御フラクショナルＮ変調器を示す。位相検波器（phase detector ; Phd）
102に基準信号101が送られるとともに、分周器（frequency divider ; FREQ. DI
V.）106の出力の位相も送られる。基準信号101はfrefで示される周波数を有する
正弦波信号であることが望ましい。位相検波器102の出力は、基準信号101と分周
器106の出力との位相差に関するパルスである。位相検波器102の出力は、チャー
ジポンプ（charge pump ; CH. P）103に送られ、そしてループフィルタ104でフ
ィルタリングされる。その後ループフィルタ104の出力は、電圧制御発振器（VCO
）105に与えられる。VCO105の出力信号は、分周器106の入力に供給される。この
フィードバック構成の結果、VCO105の出力周波数は、基準信号101の周波数に分
周器106の分周比を掛けた値に等しい周波数に追い込まれる。よって、分周器106
の分周比の制御によって、VCO105の周波数を制御することができる。ΣΔ制御フ
ラクショナルＮ・PLL変調器において、分周比は、ΣΔ変調器およびプリフィル
タを含むベースバンド（digital baseband）要素107により生成される。ベース
バンド要素107の入力は、変調信号（modulating signal）として機能するデータ
108を受信する。
【０００３】 プリフィルタードΣΔ制御フラクショナルＮ変調器は、ベースバンド要素107
のプリフィルタとPLL帯域幅との間の大変良好な整合に依存する。ある不整合が
発生しはじめると、変調された信号の実効（rms）位相誤差が大きく増大する。
そのため、PLL帯域幅の値がプリフィルタで定められるような所望の値から移動
することを防ぐために、PLL帯域幅の厳格な制御を行うことが大変重要である。
【０００４】 PLL帯域幅の変動の主な原因は、VCO利得（VCO gain）（すなわち、出力周波数
対入力制御電圧の比）にある。図２のグラフに示したように、VCO利得と周波数
との関係は、利得が周波数によって大きく減少し、そのため、PLLのオープンル
ープ利得も周波数によって減少する、というものである。さらに、このVCOの特
性により、周波数を操作する機能としてPLL帯域幅が変化する、ともいえる。PLL
において、このVCO利得の変動（およびそれによるオープンループ利得の変動）
は可変チャージポンプ103によって補償される。
【０００５】 この補償は、利得と周波数との関係が既知でないと行うことができない。しか
し、利得と周波数との関係は、VCOサンプルおよび動作温度によって変動する。
図２において、この変動は、点線201および203で示されている。実際には、「未
知の」VCOの利得と周波数との実際の関係を考慮して、PLLの調整を行わなければ
ならない。
【０００６】 米国特許第5,295,079号には、PLLの異なるパラメータをテストする装置が記載
されている。PLLには、I/Oコントローラにより制御されるデータバスを介してデ
ィジタルテスタが接続される。このPLLは普通のPLLでは不可で、周波数アクセス
ポート、ループ構成ポート、位相アクセスポートといったいくつかの「アクセス
ポート」と位相誤差処理部とを備えるように構成しなければならない。この文書
は、ループの基準入力での入力データパターンの適用によるスリッピングを獲得
する時間および周期の決定について記述している。この文書はまた、PLLの周波
数応答を決定する２つの方法についても説明している。第２の方法は、VCOへの
入力制御信号を制御する周波数アクセスポートを用いて生成される「内部励起」
を用いる。この文書は、ループのテストより得られた結果を用いたループ帯域幅
を調整するための技術については説明していない。
【０００７】 米国特許第5,703,539号は、入力周波数またはループの分周比が変化したとき
に、短い同期捕捉時間、雑音特性の改善、低いスプリアス等を実現するための、
PLLのループ帯域幅を変化させる装置および方法を記載している。ループが同期
捕捉に近づくと、異なるループ帯域幅の状態が出力周波数信号が基準信号に収束
することが望ましい。しかしながら、この文書は、VCO利得と周波数との関係の
変動を補償するために、ループ帯域幅を決定し調整する方法については触れられ
ていない。
【０００８】 米国特許第5,631,587号には、チャージポンプの制御またはループフィルタの
パラメータの制御のいずれかによるPLLのループ利得の調整について記載されて
いる。ループの帯域幅を調整するための入力として、ループ内の分周比(N)とル
ープ前段の分周比(M)とが用いられる。これは、ループにおいて任意の時に使用
された分周比に対応する、あらかじめ計算された値が調整回路に記憶されること
を意味する。このあらかじめ計算された値は、現在の分周比に対応し、ループに
適用される。本質的に、このことは、ループの「未知の」VCO利得の変動による
ループ帯域幅の調整はできないことを意味する。提案手法は単に既知または一定
のVCO利得を想定しているに止まる。
【０００９】 米国特許第4,691,176号は、ループに入力する信号に対する最適な特性を達成
するためのトラッキングループの帯域幅の調整に対する問題を取り扱っている。
ループ帯域幅の調整がされる際の情報としては、入力信号の位相変動または周波
数変動の率または振幅がある。信号同期捕捉の性能を最適化するために、ループ
の帯域幅は、推定された逆相関（decorrelation）時間に応じて調整される。こ
の調整は、複合アルゴリズムによってほぼリアルタイム（すなわち、ループの動
作中）に行われる。
【００１０】 米国特許第5,448,763号は、受信機のシンセサイザPLLにおけるループ帯域幅を
調整するために、通信システムにおけるチャネル間隔を確保する方法について記
載している。プロセッサを使用してチャネルの間隔を決定し、決定されたチャネ
ルの間隔の機能として、ループが「ワイド」または「ナロー」に設定される。こ
の調整手順により、早い同期捕捉時間および低い雑音を実現するシンセサイザが
提供される。ここに開示された技術は、（マイクロプロセッサを介する）PLLへ
の入力信号に関する情報に基づいて、ループ帯域幅を調整するだけであり、ルー
プのゲインが未知であることは考慮されていないことになる。
【００１１】 概要 以上より、本発明の目的は、位相同期ループの帯域を指示し、および／または
調整する方法および装置を提供することにある。
【００１２】 上記および他の目的は、位相同期ループの帯域幅を指示し、当該位相同期ルー
プの帯域幅を所望のレベルに調整する方法および装置において達成される。本発
明の１の観点によれば、これは、第１の周波数で位相同期した状態において位相
同期ループを動作させ、その位相同期ループに第１の周波数と異なる第２の周波
数への同期を開始させることで、当該位相同期ループにステップ応答を供給する
ことによって達成される。そして、供給されたステップ応答に関連し、かつ、位
相同期ループの帯域幅が所望のレベルあるか否かを示すパラメータが検出される
。位相同期ループの帯域幅が修正され、当該位相同期ループの帯域幅が所望のレ
ベルになるまで処理が繰り返される。
【００１３】 本発明の他の観点においては、位相同期ループが所望のレベルになった後、位
相同期ループの帯域幅を更に所定量修正することで、当該位相同期ループの帯域
幅を動作レベルに調整する。これは例えば、位相同期ループの可変チャージポン
プの出力電流を修正することで帯域幅の調整がなされる実施形態で実現可能であ
る。ここで、可変チャージポンプは対数スケールのステップで可変することがで
きる。
【００１４】 本発明の他の観点においては、位相同ループへのステップ応答の供給処理は、
当該位相同期ループのフィードバック経路における周波数分割値の変更処理を有
する。
【００１５】 本発明の他の観点においては、供給されたステップ応答に関連するパラメータ
の検出処理は、パルススキップが発生したか否かの検出処理を有する。
【００１６】 本発明の他の観点においては、位相同期ループの帯域幅を修正し、位相同期ル
ープの帯域幅が所望のレベルになるまで過去に行われたステップを繰り返す処理
は、位相同期ループの帯域幅を修正して、当該位相同期ループにステップ応答が
供給されたときにパルススキップが検出されなくなるまで、過去に行われたステ
ップを繰り返す処理を有する。
【００１７】 本発明の他の観点においては、位相同期ループフィードバック信号のリーディ
ングエッジが発生することなく、位相同期ループ基準周波数信号の２つのリーデ
ィングエッジが連続して発生したか否かを検出することにより、パルススキップ
を検出することができる。別の実施形態においては、パルススキップの検出処理
は、位相同期ループ基準周波数信号のリーディングエッジが発生することなく、
位相同期ループフィードバック信号の２つのリーディングエッジが連続して発生
したか否かを検出する処理を含む。ある実施形態では、これらの異なるパルスス
キップの検出手法が並列的に行うことができる。
【００１８】 本発明の他の実施形態においては、供給されたステップ応答に関連するパラメ
ータの抽出処理は、パルススキップが発生した回数が１より大きい所定の回数に
なったか否かを検出する処理を有する。この観点は上記した本発明の他の観点と
組み合わせることが可能である。
【００１９】 上記したすべての観点だけでなくこれ以外のすべての本発明の観点からすると
、位相同期ループがもはや調整されないことを検出し、および／または、当該位
相同期ループを調整する方法および／または装置において具現化することが可能
である。本発明の観点は、上記したさまざまな位相同期ループ調整手法の制御処
理をコンピュータに行わせるコンピュータ可読プログラムコードを有するコンピ
ュータで使用可能な記憶媒体として具現化することも可能である。
【００２０】 詳細な説明 以下、本発明のさまざまな特徴を、図面を用いて説明する。図面中、同じ構成
要素には同じ参照符号を付して識別することとする。
【００２１】 本発明を実現する装置の一例を図３に示す。この装置は、帯域が調整されるこ
とになる位相同期ループ（PLL）301を備える。PLL301は、位相検波器３０３を有
し、その出力はチャージポンプ305に供給される。チャージポンプ305は、離散ス
テップ（log2スケール間隔での電流ステップが望ましい）にて可変である。PLL3
01の他の構成要素としては、PLLの代表的な構成といえるループフィルタ307、VC
O309、および可変分周器311を含むフィードバック経路がある。本発明の１の観
点によれば、PLL301の帯域幅は、PLL301のステップ応答の発生、およびそのステ
ップ応答の結果としてのループの帯域幅に係る１または２以上のパラメータの測
定および検出によって調整される。１または２以上のループ要素は、測定され／
検出されたパラメータをガイドとして使用して調整することができる。
【００２２】 ステップ応答は、分周器311の分周比の切り替えにより発生させることができ
る。
【００２３】 ループの帯域幅を示すのに適したあるパラメータとしては、適当なステップ応
答がPLL301に与えられたときの位相検波器303の「パルススキップ（pulse skip
）」の発生の有無がある。本明細書で用いられるように、「パルススキップ」の
用語は、分周器311の出力信号と基準信号との間のある種の位相差の発生を意味
し、位相差は、基準周波数信号の全周期の振幅におけるものである。この振幅位
相差が発生すると、分周器の出力信号のリーディングエッジを生じることなく、
連続する２つの基準信号のリーディングエッジが発生する。これは、図４ａおよ
び４ｂのタイミングチャートに詳細に示されている。
【００２４】 まず、図４ａを参照されたい。これは、PLL301における、基準周波数信号Fref
313、分周器出力信号（FREQ. DIV. OUTPUT）315、および分周器入力信号（FREQ.
DIV. INPUT）317（VCOの出力信号でもある）の３つの信号のタイミングチャー
トである。図４ａに示された状態は、２分周動作を行う分周器によってループが
位相同期状態にある。このことは、１周期の分周器出力信号315に対して２周期
の分周器入力信号317となっていることから明らかである。
【００２５】 図４ｂは、図４ａに示したような位相同期状態のときに、PLL301にステップ応
答を与えた結果を示している。この例は、分周比を２から３に変更したことによ
り行われるものである。分周比を変更した時刻t1において、信号Fref313および
分周器出力信号315' はほぼ位相が合っているため、位相検波器303の出力で発生
する誤差信号パルス（ERROR SIGNAL）319は無視できる。しかし、分周比変更の
結果、３周期の分周器入力信号317' に対し分周器出力信号315' が１周期となる
。その結果、時刻t2でFref信号313の２番目の山（flank）にさしかかるのに対し
、分周器出力信号315' の２番目の山はいくぶん遅れた時刻t3で立ち上がる。こ
の位相差により、実質的な誤差信号パルス319が発生し、この誤差信号期間は、F
ref信号313の２番目の山と分周器出力信号315' の２番目の山との位相差に比例
する。
【００２６】 PLL301における誤差信号パルス319はVCO出力周波数の増加により生じることが
同図から理解されよう。分周器出力信号315' とFref信号313との位相を直ちに合
わせるには、VCO出力周波数の調整では不十分であり、そのため、Fref信号313の
３番目の山（時刻t4）と分周器出力信号315' の３番目の山（時刻t5）との間に
は、なお大きな位相差がある。
【００２７】 誤差信号パルス319は、VCO出力周波数の増加により生じるが、この例では、Fr
ef信号313と分周器出力信号315' との位相を合わせるにはまだ不十分である。逆
に、Fref信号313の４番目と５番目の山がそれぞれ時刻t6およびt7で立ち上がる
ところ、分周器出力信号315' の山は後の時刻t8まで立ち上がらないため、これ
ら２つの信号間の位相差が広がる。これが、本明細書でいうパルススキップであ
る。
【００２８】 図５は、上記したステップ応答をPLL301に与えたときの、パルススキップの有
無によるVCO309への制御入力での周波数ステップの一例を示すグラフである。パ
ルススキップがない場合（グラフ501）、印加される電圧は、VCO309の、分周比
の変更（増加）に対する迅速な反応を可能とするのに十分な大きさである。パル
ススキップが生じた場合（グラフ503）、最低値の電圧に続いて明らかな電圧の
ディップを生じる（図４ｂを参照。時刻t8で生じる誤算信号319のlowレベルに相
当する）。その結果、VCO309は、分周比の変更に対する反応が遅くなる。
【００２９】 PLLの帯域幅の調整の問題に説明を戻す。これは、実施形態において、位相検
波器303で生じるパルススキップを起こすために、分周比321を（現在のループ帯
域幅に比べて）十分に大きなステップで変更することにより行われる。本発明の
別の観点においては、パルススキップ検出器323が位相検波器303に接続される。
パルススキップ検出器323は、パルススキップの有無を指示するための論理レベ
ル（例えば論理“１”）を出力する。パルススキップ検出器323をPLL301として
同一のICに組み込むことで、パルススキップ論理レベルは出力ピンより引き出す
ことが可能であり、それによってループ構成要素を手動で測定する必要なしに、
帯域幅の調整を行うことが可能になる。
【００３０】 本発明によれば、与えられた分周比の変更がPLL301のパルススキップを起こす
ことが分かった後で、分周比が初期値にリセットされ、チャージポンプ出力電流
を増加させ（調整信号325による）、そして、同じ分周比の変更が再度適用され
る。適用されるステップ応答がこれ以上パルススキップを起こさなくなるポイン
トにまでチャージポンプ出力電流が増加したところで、処理は停止する。そのポ
イントで、調整されたチャージポンプ電流のサイズと、「未知の」VCO利得は、
ループの所望のオープンループ利得を設定し、それによりループの所望の帯域幅
も設定する。
【００３１】 上記したPLLの調整手法は、基準周波数またはその倍数の振幅における周波数
ステップ（すなわち、分周比を値１だけ増加させたときに引き起こされるステッ
プ応答）を利用する。その結果としては、調整されたPLLは所望の動作帯域幅で
ない場合がある。本発明の別の観点において、この問題点は、上記したPLL301の
調整と、動作帯域幅の範囲に変換するようなチャージポンプ305の出力の修正と
によって解決される。この修正は、上記した調整処理で最終的に達した値から既
知の電流オフセット（すなわち、電流ステップの既知の番号）を引き去ることに
より行われる。
【００３２】 この観点は、log2スケールの可変チャージポンプ305の出力電流の例を示した
図６に示される。この例においては、電流T1がチャージポンプ305に与えられ、
上記したように周波数ステップが与えられる。パルススキップが起こると、チャ
ージポンプ電流は１段階上のT2に上げられ、処理が繰り返される。再度パルスス
キップが起こると仮定すると、チャージポンプ電流は更に１段階上のT3に上げら
れる。周波数ステップが再び与えられたときにパルススキップが検出されなけれ
ば、PLL301は調整されたものの、所望の動作帯域幅ではない。所望の帯域幅の修
正は、チャージポンプ電流を、「調整された」値のT3から既知のオフセット量だ
け下方に修正することにより行われる。この例では、その既知のオフセットを５
段階と仮定すると、その結果、動作チャージポンプ電流はO3となる。これは、PL
L301に対する修正された動作電流となる。一般に、PLL301の調整により、チャー
ジポンプ電流がT1からT3までの範囲内の値をとると、図６に示すように、当該既
知のオフセット量による修正により、チャージポンプ電流はO1からO3までの範囲
内の対応する値となる。 log2スケールのチャージポンプ電流は、ループの帯域
幅の変更が、チャージポンプ電流の全範囲にわたって、各チャージポンプ電流の
段階に対して、同等の大きさとなるのを確かにする。したがって、調整されたPL
L301の動作帯域幅への修正を行う変換の結果として精度は失われない。
【００３３】 既知のオフセット値は、いったん決められると、その値が同一の動作帯域を使
用するすべてのPLLの調整に用いられることが望ましい。オフセット値は、物理
的に、またはシミュレータによって、より簡単に測定されるが、計算することが
できる。
【００３４】 上記したPLLの調整方法は、自動処理（例えば、適当にプログラムされたプロ
セッサ）により制御されることが特に望ましい。パルススキップ検出器323は、
判断が容易な２値の結果（例えば、パルススキップを検出したときは“１”、パ
ルススキップを検出しないときは“０”）の出力だけしか必要としないからであ
る。図７は、PLLを調整する方法を示すフローチャートであり、各工程は、図３
に示した制御装置325のような制御装置によって実現される。図３の制御装置325
は、RAM、磁気記憶媒体、CD ROM等のコンピュータ可読の記憶装置329に記憶され
る命令を実行するコンピュータ327を備えている。
【００３５】 制御方法の一例では、まずPLL301が初期化される（ステップ701）。ここには
、初期分周比Nおよび初期チャージポンプ電流を設定し、PLL301を位相同期状態
とすることを可能にすることが含まれる。さらに、次のパルススキップの検出を
用意するために、パルススキップ検出器323が、検出が起こるまで、パルススキ
ップなしを示す出力にリセットされる。
【００３６】 ループが、基準周波数（Fref）と初期分周比Nとで決定された周波数に同期し
た後、新たな分周比N+mにより、周波数ステップがループに導入される（ステッ
プ703）。‘m’の値は例えば、１または２であり、つまり特定のシステム要素と
所望の帯域幅との関数となる。適当な時間経過後（基準周波数、分周比、現在の
ループ帯域幅により決定される）、パルススキップ信号がパルススキップ検出器
323の出力ポートから読み出される（ステップ705）。パルススキップ信号がパル
ススキップが生じたことを示したとき（判断ブロック707でyesの場合）、次のパ
ルススキップの検出の再度用意するために、分周比が初期値Ｎにリセットされる
とともに、パルススキップ検出器323がリセットされる（ステップ709）。可変チ
ャージポンプ305は、その出力電流が１段階増加するように調整される（ステッ
プ711）。
【００３７】 その後、処理はステップ703に戻り、パルススキップが生じることなく周波数
ステップが与えられるまで（判断ブロック707でnoとなるまで）繰り返される。
この時点で、ループが調整される。帯域幅は所望の動作帯域幅とは異なる帯域幅
に調整されたと仮定し、所望の動作帯域幅を得るために、先に説明したとおり、
可変チャージポンプ305が既知の量で修正される（例えば、達したチャージポン
プ出力電流を既知の値により減少させることにより修正される）（ステップ713
）。最終的に達したチャージポンプ出力電流は好ましくは、このPLL301で再使用
することができるように、記憶される（ステップ715）。最終的に達したチャー
ジポンプ出力電流の再使用は、PLL301の帯域幅が調整された状態の下で、記憶さ
れた値に係るPLL301が同一温度において動作する場合に、特に有用である。
【００３８】 上記した帯域幅の修正の後調整を行うために、可変チャージポンプ305の現在
の範囲は、動作範囲から調整範囲までのスパンで十分に広くとるべきである。こ
の要求は、本発明を実現する他の実施形態により容易に満足することができ、そ
の実施形態とは、単に１つのパルススキップとしてではなく、いくつかのパルス
スキップを帯域幅の指示として用いるものである。例えば、帯域幅の指示は、周
波数ステップがはじめに与えられたときに生じるパルススキップの初期カウント
値Ｘにより行うことが可能である。これは、例えば、このPLLを測定装置で手動
で測定し、その後に調整されたすべてのPLLに対して同じ測定値を使用すること
により行うことができる。その後、周波数ステップが与えられたときに、Ｘ-1回
のパルススキップしか起こらないようになるまで、チャージポンプ電流が引き上
げられる。そして、上記したように動作帯域幅への可能な修正を受けて、PLL301
が調整される。この手法は、チャージポンプ電流を広い範囲で修正することを必
要とすることなく、調整PLL帯域幅が小さく済む。
【００３９】 以下、上述した実施形態のいずれにも使用可能なパルススキップ検出器の実施
形態を、図８を参照して説明する。この実施形態においては、位相検波器303の
出力は、ソース信号（SOURCE）801とシンク信号（SINK）803とから構成されてい
ると仮定する。ソース信号801は、Fref信号313のリーディングエッジに応じてア
サートされる。シンク信号803は、分周器出力信号315のリーディングエッジに応
じてアサートされる。ソース信号801とシンク信号803とが同時にアクティブにな
ると、位相検波器303の論理はそれらをリセットする。
【００４０】 ソース信号801およびシンク信号803は各々、第１および第２の遅延ブロック80
5、807の入力に供給される。遅延ブロック805、807は、基準周波数信号313の周
波数に比べれば比較的小さな遅延を生じさせる。例えば、基準周波数信号313が7
7nsecの周期（13MHzの周波数に相当する）とすると、各遅延ブロック805、807に
より生じる遅延は0.5nsecとなる。この遅延の目的は、例えば、ソース信号801が
Fref信号313の次の立ち上がりとちょうど同じ時にデアサートされると生じるパ
ルススキップの発生を検出しない可能性を回避することにある。遅延ブロック80
5、807は、例えば、適当なサイズのキャパシタと抵抗との並列接続により実現可
能である。
【００４１】 第１および第２の遅延ブロック805、807の出力より供給される遅延信号は、そ
れぞれ対応する第１および第２のフリップフロップ809、811でサンプリングされ
る。第１のフリップフロップ809は、基準周波数信号Fref813によりクロック入力
され、第２のフリップフロップ811は、分周器出力信号315でクロック入力される
。第１および第２のフリップフロップ809、811のそれぞれは、パルススキップの
発生を示す特定の信号の組み合わせをさがす。これは、第１のフリップフロップ
809の場合、過去に生じたFref信号313のリーディングエッジから（遅延した）ソ
ース信号801がまだアサートしているときのFref信号313のリーディングエッジ（
クロッキング）の発生である。第２のフリップフロップ811の場合、過去に生じ
た分周器出力信号315のリーディングエッジから（遅延した）シンク信号803がま
だアサートしているときの分周器出力信号315のリーディングエッジ（クロッキ
ング）の発生である。
【００４２】 第１および第２のフリップフロップ809、811は、パルススキップの検出を示す
信号を出力するORゲート817に接続されている。ORゲート817の出力は、カウント
されたパルススキップ数（すなわち、上記した代替のPLL調整手法による数Ｘ）
で分割するようにプログラムされたデバイダ（divider）819に供給される。デバ
イダ819がプログラムされた値をカウントしたとき、その出力がラッチ821をオン
に切り替える。ラッチ821の出力はパルススキップ信号823として出力される。リ
セット信号825が２つのフリップフロップ809、811と、デバイダ819、およびラッ
チ821に供給され、次の使用のためにパルススキップ検出器323のリセットを可能
とする。
【００４３】 図９は、周波数ステップが与えられた結果としてPLL301内で生成される波形の
一例を示しており、ここで、カウントされるパルススキップＸは１である。時刻
901で、Fref信号313の立ち上がりによりソース信号801がアサートされる。時刻9
03で、分周器出力信号315の立ち上がりによりシンク信号803がアサートされる。
ソース信号801とシンク信号803とが同時にアサートされると、各々の信号がデア
サートされる（時刻905）。この例では、分周器出力信号315は、Fref信号313の
それよりも低い周波数である。したがって、初めの３つの基準周期は、「正常」
であり、最初の基準周期について上記したように（すなわち、Fref信号313のリ
ーディングエッジより１周期内に分周器出力信号315のリーディングエッジを生
じる）動作する。しかし、４番目の基準周期が開始する時刻（時刻907）では、
分周器出力信号315がそれに遅れて立ち下がる。そのため、時刻907では、ソース
信号801がアサートされ、分周器出力信号315の４番目のリーディングエッジが、
大きく遅れた時刻909まで生じないため、少なくともFref信号313の全周期時間、
アサートされた状態を保持する。Fref信号313の立ち上がりと同時にアサートさ
れたソース信号801が存在すると、第１のフリップフロップ809は、アサート信号
（例えば“１”）の出力を発生する。この信号は、ORゲート817およびデバイダ8
19を通過し（デバイダ819は１で分割することになるため）、最終的に、ラッチ8
21で、パルススキップ信号823を立ち上げるクロックパルスとして作用する（図
９の時刻909を参照）。
【００４４】 上記したPLL帯域幅を調整する手法は、以下の条件を満たすときに、最もうま
く作用する。 １） Fref信号313の周波数および動作帯域幅が、パルススキップを生じる
周波数ステップを計算するための、分周器311における使用に必要な分周比の変
更の大きさを決定する。 ２） Fref信号313の周波数またはその倍数の周波数に等しい周波数ステッ
プに対処するため、可変チャージポンプ305の範囲は十分な広さでなければなら
ない。 ３） VCO309は、ループの調整時に使用される周波数ステップによりカバー
される周波数範囲を扱うことが可能でなければならない。
【００４５】 以上、特定の実施形態により、本発明を説明した。ただし、上述したこれらの
好適な実施形態とは異なる形態で本発明を具現化することが可能であることが当
業者には明らかであろう。これは、発明の主旨から逸脱することなくなされるで
あろう。
【００４６】 例えば、PLL301の位相同期が可能となった後に分周比をある値だけ増加させる
（例えば１だけ増加する）実施形態の一例においてステップ応答の誘発について
説明した。しかし、分周比を増加させるのではなく減少させることでステップ応
答を供給するようにしてもよい。
【００４７】 また、上述した実施形態において、パルススキップの発生は、ループ帯域幅を
決定するステップ応答に係る「測定された」パラメータとして使用された。しか
し、パルススキップの使用は、発明の実現の本質ではない。むしろ、ステップ応
答に関するいずれのパラメータも、ループ帯域幅を示すものとして使用すること
ができる。
【００４８】 さらに、上述した手法はPLLの調整とは異なる目的にも有用である。例えば、P
LLが調整された後でも、パルススキップ検出器323の出力は、（例えば動作温度
の変動によって）PLLの帯域幅が所望の動作値からずれているか否かの指示を供
給することにも使用することができる。
【００４９】 よって、上述した好適な実施形態は単なる例示にすぎないものであって、いか
なる限定的な考えをとるべきものではない。本発明の範囲は、上述の説明ではな
く特許請求の範囲の記載によって定められ、その特許請求の範囲内に収まるすべ
てのバリエーションや均等物を包含することを意図したものである。
【図面の簡単な説明】
【図１】 プリフィルタードΣΔ制御フラクショナルＮ変調器のブロック図である。
【図２】 VCOの利得と周波数との関係を示すグラフである。
【図３】 本発明を実現する装置例のブロック図である。
【図４ａ】 パルススキップが発生しないステップ応答での位相同期ループにおける信号の
タイミングチャートを示す図である。
【図４ｂ】 パルススキップが発生するステップ応答での位相同期ループにおける信号のタ
イミングチャートを示す図である。
【図５】 本発明の一観点による、ステップ応答がPLL301に供給されたときのパルススキ
ップの有無によるVCO309への制御入力での周波数ステップの例を示すグラフであ
る。
【図６】 本発明の一観点による、チャージポンプ出力電流の追加修正を説明するための
図である。
【図７】 本発明の一観点による、PLLの調整方法の処理工程を示すフローチャートであ
る。
【図８】 本発明の一観点による、パルススキップ検出器の一例を示すブロック図である
。
【図９】 本発明の一観点による、供給された周波数ステップの結果として位相同期ルー
プにおいて発生する波形の一例を示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年７月４日（２０００．７．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２５】 前記パルススキップ検出器は、 前記位相検波信号を受信するデータ入力手段と、前記基準周波数信号を受信す
るクロック入力手段とを有するフリップフロップを備え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
プが発生したか否かを示すことを特徴とする請求項２４に記載の装置。
【請求項２６】 前記位相検波器は、前記基準周波数信号の前記第１のリー
ディングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記分周されたフィードバック信号のリーディングエッジ
の発生に応じて前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記位相検波信号を受信して遅延した位相検波
信号を生成し、前記基準周波数信号の第２のリーディングエッジと同時に該遅延
した位相検波信号がアサートされたときに、前記パルススキップ信号を発生する
、 ことを特徴とする請求項２４に記載の装置。
【請求項２７】 前記パルススキップ検出器は、 前記位相検波信号を受信して前記遅延した位相検波信号を生成する遅延ブロッ
クと、 前記遅延した位相検波信号を受信するデータ入力手段と、前記基準周波数信号
を受信するクロック入力手段とを有するフリップフロップと、を備え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
プが発生したか否かを示すことを特徴とする請求項２６に記載の装置。
【請求項２８】 前記位相検波器は、前記分周されたフィードバック信号の
第１のリーディングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記基準周波数信号のリーディングエッジの発生に応じて
前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記分周されたフィードバック信号の第２のリ
ーディングエッジの発生と同時に前記位相検波信号がアサートされたときに、前
記パルススキップ信号を発生する、 ことを特徴とする請求項２４に記載の装置。
【請求項２９】 前記パルススキップ検出器は、 前記位相検波信号を受信するデータ入力手段と、前記分周されたフィードバッ
ク信号を受信するクロック入力手段とを有するフリップフロップを備え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
プが発生したか否かを示すことを特徴とする請求項２８に記載の装置。
【請求項３０】 前記位相検波器は、前記分周されたフィードバック信号の
第１のリーディングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記基準周波数信号のリーディングエッジの発生に応じて
前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記位相検波信号を受信して遅延した位相検波
信号を生成し、前記分周されたフィードバック信号の第２のリーディングエッジ
の発生と同時に該遅延した位相検波信号がアサートされたときに、前記パルスス
キップ信号を発生する、 ことを特徴とする請求項２４に記載の装置。
【請求項３１】 前記パルススキップ検出器は、 前記位相検波信号を受信して前記遅延した位相検波信号を生成する遅延ブロッ
クと、 該遅延した位相検波信号を受信するデータ入力手段と、前記分周されたフィー
ドバック信号を受信するクロック入力手段とを有するフリップフロップと、を備
え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
プが発生したか否かを示すことを特徴とする請求項３０に記載の装置。
【請求項３２】 前記位相同期ループは、可変チャージポンプを含み、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
せ、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
を開始させることで、当該位相同期ループにステップ応答を供給し、 ｃ） 前記パルススキップ検出器により生成された前記パルススキップ信号を
用いて、前記位相同期ループの帯域幅が所望のレベルにあるか否かを示すパルス
スキップの発生の有無を判断し、 ｄ） 前記可変チャージポンプの出力電流を修正することで前記位相同期ルー
プの帯域幅を修正し、前記位相同期ループの帯域幅が前記所望のレベルになるま
で、前記ａ）ないしｄ）を繰り返す制御手段を更に備えることを特徴とする請求
項２４に記載の装置。
【請求項３３】 前記位相同期ループの帯域幅が前記所望のレベルになった
後、前記制御手段は更に、前記可変チャージポンプの出力電流を所定量修正する
ことで、当該位相同期ループの帯域幅を動作レベルに調整することを特徴とする
請求項３２に記載の装置。
【請求項３４】 前記制御手段は、前記位相同期ループのフィードバック経
路における前記フィードバック分周比を変化させることで、当該位相同期ループ
にステップ応答を供給することを特徴とする請求項３２に記載の装置。
【請求項３５】 基準周波数とフィードバック分周比との関数である周波数
の出力信号を発生する位相同期ループと、 該位相同期ループに接続され、該位相同期ループにおいてパルススキップの発
生回数が所定数Ｘとなったか否かを示すパルススキップ信号を発生するパルスス
キップ検出器と、を備える装置であって、 前記パルススキップ検出器は、 パルススキップが検出される度にアサートされる第１の信号を発生する１パ
ルススキップ検出手段と、 前記第１の信号を受信して、該第１の信号が前記Ｘ回アサートされる毎に１
回アサートされる前記パルススキップ信号を発生する分周器と、 を備え、 前記位相同期ループは、可変チャージポンプを含み、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
せ、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
を開始させることで、当該位相同期ループにステップ応答を供給し、 ｃ） 前記パルススキップ検出器により生成された前記パルススキップ信号を
用いて、前記位相同期ループの帯域幅が所望のレベルにあるか否かを示す前記Ｘ
回のパルススキップが発生したか否かを判断し、 ｄ） 前記可変チャージポンプの出力電流を修正することで前記位相同期ルー
プの帯域幅を修正し、前記位相同期ループの帯域幅が前記所望のレベルになるま
で、前記ａ）ないしｄ）を繰り返す制御手段を更に備える ことを特徴とする装置
。
【請求項３６】 前記位相同期ループの帯域幅が前記所望のレベルになった
後、前記制御手段は更に、前記可変チャージポンプの出力電流を所定量修正する
ことで、当該位相同期ループの帯域幅を動作レベルに調整することを特徴とする
請求項３５に記載の装置。
【請求項３７】 前記制御手段は、前記位相同期ループのフィードバック経
路における前記フィードバック分周比を変化させることで、当該位相同期ループ
にステップ応答を供給することを特徴とする請求項３５に記載の装置。
【請求項３８】 位相同期ループの帯域幅を所望のレベルに調整するための
コンピュータ可読プログラムコードを格納する、コンピュータで使用可能な記憶
媒体を含む製造品であって、 該製造品における前記コンピュータ可読プログラムコードは、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
せることをコンピュータに行わせるコンピュータ可読プログラムコードと、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
を開始させることで、当該位相同期ループにステップ応答を供給することをコン
ピュータに行わせるコンピュータ可読プログラムコードと、 ｃ） 供給された前記ステップ応答に関連し、かつ、前記位相同期ループの帯
域幅が所望のレベルにあるか否かを示すパラメータの検出をコンピュータに行わ
せるコンピュータ可読プログラムコードと、 ｄ） 前記位相同期ループの帯域幅の修正して、当該位相同期ループの帯域幅
が前記所望のレベルになるまで、前記ａ）ないしｄ）を繰り返し処理することを
コンピュータに行わせるコンピュータ可読プログラムコードと、 を有することを特徴とする製造品。
【請求項３９】 前記位相同期ループの帯域幅を所定量修正することで、当
該位相同期ループの帯域幅を動作レベルに調整することを、コンピュータに行わ
せるコンピュータ可読プログラムコードを更に有することを特徴とする請求項３
８に記載の製造品。
【請求項４０】 前記位相同期ループに前記ステップ応答を供給することを
コンピュータに行わせる前記コンピュータ可読プログラムコードは、当該位相同
期ループのフィードバック経路における周波数分割値の変更をコンピュータに行
わせるコンピュータ可読プログラムコードを有することを特徴とする請求項３８
に記載の製造品。
【請求項４１】 供給された前記ステップ応答に関連する前記パラメータの
検出をコンピュータに行わせる前記コンピュータ可読プログラムコードは、パル
ススキップが発生したか否かの検出をコンピュータに行わせるコンピュータ可読
プログラムコードを有することを特徴とする請求項３８に記載の製造品。
【請求項４２】 前記位相同期ループの帯域幅の修正して、当該位相同期ル
ープの帯域幅が前記所望のレベルになるまで、前記ａ）ないしｄ）を繰り返し処
理することをコンピュータに行わせるコンピュータ可読プログラムコードは、 当該位相同期ループの帯域幅を修正して、前記ステップ応答が当該位相同期ル
ープに供給されたときにパルススキップが検出されなくなるまで、前記ａ）ない
しｄ）を繰り返し処理することをコンピュータに行わせるコンピュータ可読プロ
グラムコードを有することを特徴とする請求項４１に記載の製造品。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ Ｆターム(参考） 5J106 AA04 CC01 CC24 CC38 CC41 CC53 DD32 EE01 GG15 HH03 KK03 PP03 QQ09 RR12 RR21

Claims (46)

    【特許請求の範囲】
  1. 【請求項１】 位相同期ループの帯域幅を所望のレベルに調整する方法であ
    って、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
    せる工程と、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
    を開始させることで、当該位相同期ループにステップ応答を供給する工程と、 ｃ） 前記供給された前記ステップ応答に関するパラメータと、前記位相同期
    ループの帯域幅が前記所望のレベルにあるか否かを示すパラメータとを検出する
    工程と、 ｄ） 前記位相同期ループの帯域幅を修正し、前記位相同期ループの帯域幅が
    前記所望のレベルになるまで、前記ａ）ないしｄ）の工程を繰り返す工程と、 を有することを特徴とする方法。
  2. 【請求項２】 前記位相同期ループの帯域幅を所定量修正し、当該位相同期
    ループの帯域幅を動作レベルに調整する工程を更に有することを特徴とする請求
    項１に記載の方法。
  3. 【請求項３】 前記位相同期ループに前記ステップ応答を供給する前記工程
    は、 前記位相同期ループのフィードバック経路における周波数分割値を変更する工
    程を有することを特徴とする請求項１に記載の方法。
  4. 【請求項４】 前記供給された前記ステップ応答に関するパラメータを検出
    する前記工程は、 パルススキップが生じたか否かを検出する工程を有することを特徴とする請求
    項１に記載の方法。
  5. 【請求項５】 前記位相同期ループの帯域幅を修正し、前記位相同期ループ
    の帯域幅が前記所望のレベルになるまで、前記ａ）ないしｄ）の工程を繰り返す
    前記工程は、 前記位相同期ループの帯域幅を修正し、前記ステップ応答が前記位相同期ルー
    プに供給されたときにパルススキップが検出されなくなるまで、前記ａ）ないし
    ｄ）の工程を繰り返す工程を有することを特徴とする請求項４に記載の方法。
  6. 【請求項６】 前記パルススキップが生じたか否かを検出する前記工程は、 位相同期ループフィードバック信号のリーディングエッジが発生することなく
    、位相同期ループ基準周波数信号の２つのリーディングエッジが連続して発生し
    たか否かを検出する工程を有することを特徴とする請求項４に記載の方法。
  7. 【請求項７】 前記パルススキップが生じたか否かを検出する前記工程は、 位相同期ループ基準周波数信号のリーディングエッジが発生することなく、位
    相同期ループフィードバック信号の２つのリーディングエッジが連続して発生し
    たか否かを検出する工程を有することを特徴とする請求項６に記載の方法。
  8. 【請求項８】 前記位相同期ループ基準周波数信号のリーディングエッジが
    発生することなく、前記位相同期ループフィードバック信号の２つのリーディン
    グエッジが連続して発生したか否かを検出する前記工程は、 前記位相同期ループ基準周波数信号の第１のリーディングエッジの発生に応じ
    て、ソース信号をアサートする工程と、 前記位相同期ループフィードバック信号の前記リーディングエッジの発生に応
    じて、シンク信号をアサートする工程と、 前記ソース信号と前記シンク信号とが同時にアサートされていることに応じて
    、当該ソース信号と当該シンク信号とをデアサートする工程と、 前記位相同期ループ基準周波数信号の第２のリーディングエッジの発生と同時
    に、前記ソース信号がアサートされたことを検出する工程と、 を有することを特徴とする請求項６に記載の方法。
  9. 【請求項９】 前記位相同期ループ基準周波数信号の前記第２のリーディン
    グエッジの発生と同時に、前記ソース信号がアサートされたことを検出する前記
    工程は、 前記ソース信号を所定量遅延させる工程と、 前記位相同期ループ基準周波数信号の前記第２のリーディングエッジの発生と
    同時に、前記遅延したソース信号がアサートされたことを検出する工程と、 を有することを特徴とする請求項８に記載の方法。
  10. 【請求項１０】 前記パルススキップが生じたか否かを検出する前記工程は
    、 位相同期ループ基準周波数信号のリーディングエッジが発生することなく、位
    相同期ループフィードバック信号の２つのリーディングエッジが連続して発生し
    たか否かを検出する工程を有することを特徴とする請求項４に記載の方法。
  11. 【請求項１１】 前記位相同期ループ基準周波数信号の前記リーディングエ
    ッジが発生することなく、前記位相同期ループフィードバック信号の前記２つの
    リーディングエッジが連続して発生したか否かを検出する前記工程は、 前記位相同期ループ基準周波数信号の前記リーディングエッジの発生に応じて
    、ソース信号をアサートする工程と、 前記位相同期ループフィードバック信号の第１のリーディングエッジの発生に
    応じて、シンク信号をアサートする工程と、 前記ソース信号と前記シンク信号とが同時にアサートされていることに応じて
    、当該ソース信号と当該シンク信号とをデアサートする工程と、 前記位相同期ループフィードバック信号の第２のリーディングエッジの発生と
    同時に、前記シンク信号がアサートされたことを検出する工程と、 を有することを特徴とする請求項１０に記載の方法。
  12. 【請求項１２】 前記位相同期ループフィードバック信号の前記第２のリー
    ディングエッジの発生と同時に、前記シンク信号がアサートされたことを検出す
    る前記工程は、 前記シンク信号を所定量遅延させる工程と、 前記位相同期ループフィードバック信号の前記第２のリーディングエッジの発
    生と同時に、前記遅延したシンク信号がアサートされたことを検出する工程と、 を有することを特徴とする請求項１１に記載の方法。
  13. 【請求項１３】 前記位相同期ループの帯域幅を修正する前記工程は、 チャージポンプ出力電流を修正する工程を有することを特徴とする請求項１に
    記載の方法。
  14. 【請求項１４】 前記チャージポンプ出力電流を修正する前記工程は、 前記チャージポンプ出力電流を対数スケールステップで修正する工程を有する
    ことを特等とする請求項１３に記載の方法。
  15. 【請求項１５】 前記供給された前記ステップ応答に関するパラメータを検
    出する前記工程は、 １より多い所定回数のパルススキップが発生したか否かを検出する工程を有す
    ることを特徴とする請求項１に記載の方法。
  16. 【請求項１６】 前記位相同期ループの帯域幅を修正し、前記位相同期ルー
    プの帯域幅が前記所望のレベルになるまで、前記ａ）ないしｄ）の工程を繰り返
    す前記工程は、 前記位相同期ループの帯域幅を修正し、前記ステップ応答が前記位相同期ルー
    プに供給されたときに、所定のパルススキップ回数よりも少ない回数になるまで
    、前記ａ）ないしｄ）の工程を繰り返す工程を有することを特徴とする請求項１
    ５に記載の方法。
  17. 【請求項１７】 前記所定回数のパルススキップが発生したか否かを検出す
    る前記工程は、 位相同期ループフィードバック信号のリーディングエッジが発生することなく
    、前記位相同期ループ基準周波数信号の２つのリーディングエッジが連続して発
    生する度に、検出信号をアサートする工程と、 前記位相同期ループフィードバック信号の前記リーディングエッジが発生する
    ことなく、位相同期ループ基準周波数信号の２つのリーディングエッジが連続し
    て発生しないときは、前記検出信号をデアサートする工程と、 アサートされている前記所定回数時における前記検出信号に応じて、パルスス
    キップ信号をアサートする工程と、 を有することを特徴とする請求項１５に記載の方法。
  18. 【請求項１８】 前記パルススキップが発生したか否かを検出する前記工程
    は、 位相同期ループ基準周波数信号のリーディングエッジが発生することなく、位
    相同期ループフィードバック信号の２つのリーディングエッジが連続して発生す
    る度に、検出信号をアサートする工程と、 前記位相同期ループ基準周波数信号の前記リーディングエッジが発生すること
    なく、前記位相同期ループフィードバック信号の２つのリーディングエッジが連
    続して発生しないときは、前記検出信号をデアサートする工程と、 アサートされている前記所定回数時における前記検出信号に応じて、パルスス
    キップ信号をアサートする工程と、 を更に有することを特徴とする請求項１７に記載の方法。
  19. 【請求項１９】 前記位相同期ループフィードバック信号の前記リーディン
    グエッジが発生することなく、前記位相同期ループ基準周波数信号の前記２つの
    リーディングエッジが連続して発生する度に、前記検出信号をアサートする前記
    工程は、 前記位相同期ループ基準周波数信号の第１のリーディングエッジの発生に応じ
    て、ソース信号をアサートする工程と、 前記位相同期ループフィードバック信号の前記リーディングエッジの発生に応
    じて、シンク信号をアサートする工程と、 前記ソース信号と前記シンク信号とが同時にアサートされていることに応じて
    、当該ソース信号と当該シンク信号とをデアサートする工程と、 前記位相同期ループ基準周波数信号の第２のリーディングエッジの発生と同時
    に前記ソース信号がアサートされる度に、前記検出信号をアサートする工程と、 を有することを特徴とする請求項１７に記載の方法。
  20. 【請求項２０】 前記位相同期ループ基準周波数信号の前記第２のリーディ
    ングエッジの発生と同時に前記ソース信号がアサートされる度に、前記検出信号
    をアサートする前記工程は、 前記ソース信号を所定量遅延させる工程と、 前記位相同期ループ基準周波数信号の前記第２のリーディングエッジの発生と
    同時に前記遅延したソース信号がアサートされる度に、前記検出信号をアサート
    する工程と、 を有することを特徴とする請求項１９に記載の方法。
  21. 【請求項２１】 前記所定回数のパルススキップが発生したか否かを検出す
    る前記工程は、 位相同期ループ基準周波数信号のリーディングエッジが発生することなく、位
    相同期ループフィードバック信号の２つのリーディングエッジが連続して発生す
    る度に、検出信号をアサートする工程と、 前記位相同期ループ基準周波数信号の前記リーディングエッジが発生すること
    なく、前記位相同期ループフィードバック信号の２つのリーディングエッジが発
    生しないときは、前記検出信号をデアサートする工程と、 アサートされている前記所定回数時における前記検出信号に応じて、パルスス
    キップ信号をアサートする工程と、 を有することを特徴とする請求項１５に記載の方法。
  22. 【請求項２２】 前記位相同期ループ基準周波数信号の前記リーディングエ
    ッジが発生することなく、前記位相同期ループフィードバック信号の前記２つの
    リーディングエッジが連続して発生する度に、前記検出信号をアサートする前記
    工程は、 前記位相同期ループ基準周波数信号の前記リーディングエッジの発生に応じて
    、ソース信号をアサートする工程と、 前記位相同期ループフィードバック信号の第１のリーディングエッジの発生に
    応じて、シンク信号をアサートする工程と、 前記ソース信号と前記シンク信号とが同時にアサートされていることに応じて
    、当該ソース信号と当該シンク信号とをデアサートする工程と、 前記位相同期ループフィードバック信号の第２のリーディングエッジの発生と
    同時に前記シンク信号がアサートされる度に、前記検出信号をアサートする工程
    と、 を有することを特徴とする請求項２１に記載の方法。
  23. 【請求項２３】 前記位相同期ループフィードバック信号の前記第２のリー
    ディングエッジの発生と同時に前記シンク信号がアサートされる度に、前記検出
    信号をアサートする前記工程は、 前記シンク信号を所定量遅延させる工程と、 前記位相同期ループフィードバック信号の前記第２のリーディングエッジの発
    生と同時に前記遅延したシンク信号がアサートされる度に、前記検出信号をアサ
    ートする工程と、 を有することを特徴とする請求項２２に記載の方法。
  24. 【請求項２４】 基準周波数とフィードバック分周比との関数である周波数
    の出力信号を発生する位相同期ループと、 該位相同期ループに接続され、該位相同期ループにおいてパルススキップが発
    生したか否かを示すパルススキップ信号を発生するパルススキップ検出器と、 を備えることを特徴とする装置。
  25. 【請求項２５】 前記位相同期ループは、位相検波器を含み、 該位相検波器は、 前記基準周波数を有する基準周波数信号を受信する第１の入力手段と、 前記フィードバック分周比で分周された位相同期ループ出力信号である分周
    されたフィードバック信号を受信する第２の入力手段と、 前記基準周波数信号と前記分周されたフィードバック信号との位相差を示す
    位相検波信号を供給する出力手段と、 を備え、 前記パルススキップ検出器は、 前記位相検波信号を受信する入力手段と、 前記位相検波信号を用いて、前記位相同期ループにおいてパルススキップが
    発生したか否かを示す前記パルススキップ信号を発生する手段と、 を備えることを特徴とする請求項２４に記載の装置。
  26. 【請求項２６】 前記位相検波器は、前記基準周波数信号の第１のリーディ
    ングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記分周されたフィードバック信号のリーディングエッジ
    の発生に応じて前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記基準周波数信号の第２のリーディングエッ
    ジの発生と同時に前記位相検波信号がアサートされたときに、前記パルススキッ
    プ信号を発生する、 ことを特徴とする請求項２５に記載の装置。
  27. 【請求項２７】 前記パルススキップ検出器は、 前記位相検波信号を受信するデータ入力手段と、前記基準周波数信号を受信す
    るクロック入力手段とを有するフリップフロップを備え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
    プが発生したか否かを示すことを特徴とする請求項２６に記載の装置。
  28. 【請求項２８】 前記位相検波器は、前記基準周波数信号の前記第１のリー
    ディングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記分周されたフィードバック信号のリーディングエッジ
    の発生に応じて前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記位相検波信号を受信して遅延した位相検波
    信号を生成し、前記基準周波数信号の第２のリーディングエッジと同時に該遅延
    した位相検波信号がアサートされたときに、前記パルススキップ信号を発生する
    、 ことを特徴とする請求項２５に記載の装置。
  29. 【請求項２９】 前記パルススキップ検出器は、 前記位相検波信号を受信して前記遅延した位相検波信号を生成する遅延ブロッ
    クと、 前記遅延した位相検波信号を受信するデータ入力手段と、前記基準周波数信号
    を受信するクロック入力手段とを有するフリップフロップと、を備え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
    プが発生したか否かを示すことを特徴とする請求項２８に記載の装置。
  30. 【請求項３０】 前記位相検波器は、前記分周されたフィードバック信号の
    第１のリーディングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記基準周波数信号のリーディングエッジの発生に応じて
    前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記分周されたフィードバック信号の第２のリ
    ーディングエッジの発生と同時に前記位相検波信号がアサートされたときに、前
    記パルススキップ信号を発生する、 ことを特徴とする請求項２５に記載の装置。
  31. 【請求項３１】 前記パルススキップ検出器は、 前記位相検波信号を受信するデータ入力手段と、前記分周されたフィードバッ
    ク信号を受信するクロック入力手段とを有するフリップフロップを備え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
    プが発生したか否かを示すことを特徴とする請求項３０に記載の装置。
  32. 【請求項３２】 前記位相検波器は、前記分周されたフィードバック信号の
    第１のリーディングエッジの発生に応じて前記位相検波信号をアサートし、 前記位相検波器は、前記基準周波数信号のリーディングエッジの発生に応じて
    前記位相検波信号をデアサートし、 前記パルススキップ検出器は、前記位相検波信号を受信して遅延した位相検波
    信号を生成し、前記分周されたフィードバック信号の第２のリーディングエッジ
    の発生と同時に該遅延した位相検波信号がアサートされたときに、前記パルスス
    キップ信号を発生する、 ことを特徴とする請求項２５に記載の装置。
  33. 【請求項３３】 前記パルススキップ検出器は、 前記位相検波信号を受信して前記遅延した位相検波信号を生成する遅延ブロッ
    クと、 該遅延した位相検波信号を受信するデータ入力手段と、前記分周されたフィー
    ドバック信号を受信するクロック入力手段とを有するフリップフロップと、を備
    え、 該フリップフロップの出力は、前記位相同期ループにおいて前記パルススキッ
    プが発生したか否かを示すことを特徴とする請求項３２に記載の装置。
  34. 【請求項３４】 前記位相同期ループは、可変チャージポンプを含み、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
    せ、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
    を開始させることで、当該位相同期ループにステップ応答を供給し、 ｃ） 前記パルススキップ検出器により生成された前記パルススキップ信号を
    用いて、前記位相同期ループの帯域幅が所望のレベルにあるか否かを示すパルス
    スキップの発生の有無を判断し、 ｄ） 前記可変チャージポンプの出力電流を修正することで前記位相同期ルー
    プの帯域幅を修正し、前記位相同期ループの帯域幅が前記所望のレベルになるま
    で、前記ａ）ないしｄ）を繰り返す制御手段を更に備えることを特徴とする請求
    項２４に記載の装置。
  35. 【請求項３５】 前記位相同期ループの帯域幅が前記所望のレベルになった
    後、前記制御手段は更に、前記可変チャージポンプの出力電流を所定量修正する
    ことで、当該位相同期ループの帯域幅を動作レベルに調整することを特徴とする
    請求項３４に記載の装置。
  36. 【請求項３６】 前記制御手段は、前記位相同期ループのフィードバック経
    路における前記フィードバック分周比を変化させることで、当該位相同期ループ
    にステップ応答を供給することを特徴とする請求項３４に記載の装置。
  37. 【請求項３７】 基準周波数とフィードバック分周比との関数である周波数
    の出力信号を発生する位相同期ループと、 該位相同期ループに接続され、該位相同期ループにおいてパルススキップの発
    生回数が所定数Ｘとなったか否かを示すパルススキップ信号を発生するパルスス
    キップ検出器と、 を備えることを特徴とする装置。
  38. 【請求項３８】 前記パルススキップ検出器は、 パルススキップが検出される度にアサートされる第１の信号を発生する１パル
    ススキップ検出手段と、 前記第１の信号を受信して、該第１の信号が前記Ｘ回アサートされる毎に１回
    アサートされる前記パルススキップ信号を発生する分周器と、 を備えることを特徴とする請求項３７に記載の装置。
  39. 【請求項３９】 前記位相同期ループは、可変チャージポンプを含み、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
    せ、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
    を開始させることで、当該位相同期ループにステップ応答を供給し、 ｃ） 前記パルススキップ検出器により生成された前記パルススキップ信号を
    用いて、前記位相同期ループの帯域幅が所望のレベルにあるか否かを示す前記Ｘ
    回のパルススキップが発生したか否かを判断し、 ｄ） 前記可変チャージポンプの出力電流を修正することで前記位相同期ルー
    プの帯域幅を修正し、前記位相同期ループの帯域幅が前記所望のレベルになるま
    で、前記ａ）ないしｄ）を繰り返す制御手段を更に備えることを特徴とする請求
    項３７に記載の装置。
  40. 【請求項４０】 前記位相同期ループの帯域幅が前記所望のレベルになった
    後、前記制御手段は更に、前記可変チャージポンプの出力電流を所定量修正する
    ことで、当該位相同期ループの帯域幅を動作レベルに調整することを特徴とする
    請求項３９に記載の装置。
  41. 【請求項４１】 前記制御手段は、前記位相同期ループのフィードバック経
    路における前記フィードバック分周比を変化させることで、当該位相同期ループ
    にステップ応答を供給することを特徴とする請求項３９に記載の装置。
  42. 【請求項４２】 位相同期ループの帯域幅を所望のレベルに調整するための
    コンピュータ可読プログラムコードを格納する、コンピュータで使用可能な記憶
    媒体を含む製造品であって、 該製造品における前記コンピュータ可読プログラムコードは、 ａ） 第１の周波数で位相同期した状態において前記位相同期ループを動作さ
    せることをコンピュータに行わせるコンピュータ可読プログラムコードと、 ｂ） 前記位相同期ループに前記第１の周波数と異なる第２の周波数への同期
    を開始させることで、当該位相同期ループにステップ応答を供給することをコン
    ピュータに行わせるコンピュータ可読プログラムコードと、 ｃ） 供給された前記ステップ応答に関連し、かつ、前記位相同期ループの帯
    域幅が所望のレベルにあるか否かを示すパラメータの検出をコンピュータに行わ
    せるコンピュータ可読プログラムコードと、 ｄ） 前記位相同期ループの帯域幅の修正して、当該位相同期ループの帯域幅
    が前記所望のレベルになるまで、前記ａ）ないしｄ）を繰り返し処理することを
    コンピュータに行わせるコンピュータ可読プログラムコードと、 を有することを特徴とする製造品。
  43. 【請求項４３】 前記位相同期ループの帯域幅を所定量修正することで、当
    該位相同期ループの帯域幅を動作レベルに調整することを、コンピュータに行わ
    せるコンピュータ可読プログラムコードを更に有することを特徴とする請求項４
    ２に記載の製造品。
  44. 【請求項４４】 前記位相同期ループに前記ステップ応答を供給することを
    コンピュータに行わせる前記コンピュータ可読プログラムコードは、当該位相同
    期ループのフィードバック経路における周波数分割値の変更をコンピュータに行
    わせるコンピュータ可読プログラムコードを有することを特徴とする請求項４２
    に記載の製造品。
  45. 【請求項４５】 供給された前記ステップ応答に関連する前記パラメータの
    検出をコンピュータに行わせる前記コンピュータ可読プログラムコードは、パル
    ススキップが発生したか否かの検出をコンピュータに行わせるコンピュータ可読
    プログラムコードを有することを特徴とする請求項４２に記載の製造品。
  46. 【請求項４６】 前記位相同期ループの帯域幅の修正して、当該位相同期ル
    ープの帯域幅が前記所望のレベルになるまで、前記ａ）ないしｄ）を繰り返し処
    理することをコンピュータに行わせるコンピュータ可読プログラムコードは、 当該位相同期ループの帯域幅を修正して、前記ステップ応答が当該位相同期ル
    ープに供給されたときにパルススキップが検出されなくなるまで、前記ａ）ない
    しｄ）を繰り返し処理することをコンピュータに行わせるコンピュータ可読プロ
    グラムコードを有することを特徴とする請求項４５に記載の製造品。
JP2000554054A 1998-06-05 1999-06-02 位相同期ループの帯域幅を調整する方法および装置 Expired - Lifetime JP4455757B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/090,914 US6049255A (en) 1998-06-05 1998-06-05 Tuning the bandwidth of a phase-locked loop
US09/090,914 1998-06-05
PCT/SE1999/000953 WO1999065146A1 (en) 1998-06-05 1999-06-02 Method for tuning the bandwidth of a phase-locked loop

Publications (2)

Publication Number Publication Date
JP2002518869A true JP2002518869A (ja) 2002-06-25
JP4455757B2 JP4455757B2 (ja) 2010-04-21

Family

ID=22224938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000554054A Expired - Lifetime JP4455757B2 (ja) 1998-06-05 1999-06-02 位相同期ループの帯域幅を調整する方法および装置

Country Status (15)

Country Link
US (1) US6049255A (ja)
EP (1) EP1095457B1 (ja)
JP (1) JP4455757B2 (ja)
KR (1) KR100624599B1 (ja)
CN (1) CN1315080B (ja)
AT (1) ATE315286T1 (ja)
AU (1) AU754639B2 (ja)
BR (1) BR9910924B1 (ja)
DE (1) DE69929339T2 (ja)
EE (1) EE200000708A (ja)
HK (1) HK1040841B (ja)
IL (1) IL140068A0 (ja)
MY (1) MY118898A (ja)
PL (1) PL195271B1 (ja)
WO (1) WO1999065146A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311489A (ja) * 2005-03-29 2006-11-09 Renesas Technology Corp 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993106B1 (en) * 1999-08-11 2006-01-31 Broadcom Corporation Fast acquisition phase locked loop using a current DAC
US6526113B1 (en) 1999-08-11 2003-02-25 Broadcom Corporation GM cell based control loops
US6459253B1 (en) * 2000-09-05 2002-10-01 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop
JP3696077B2 (ja) * 2000-11-13 2005-09-14 シャープ株式会社 電圧変換回路及びこれを備えた半導体集積回路装置
US7003065B2 (en) 2001-03-09 2006-02-21 Ericsson Inc. PLL cycle slip detection
KR100725935B1 (ko) * 2001-03-23 2007-06-11 삼성전자주식회사 프랙셔널-앤 주파수 합성기용 위상 고정 루프 회로
US7167023B1 (en) 2001-08-29 2007-01-23 Altera Corporation Multiple data rate interface architecture
US6946872B1 (en) 2003-07-18 2005-09-20 Altera Corporation Multiple data rate interface architecture
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US7200769B1 (en) 2001-08-29 2007-04-03 Altera Corporation Self-compensating delay chain for multiple-date-rate interfaces
US6603329B1 (en) 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US6806733B1 (en) 2001-08-29 2004-10-19 Altera Corporation Multiple data rate interface architecture
US7382838B2 (en) * 2001-09-17 2008-06-03 Digeo, Inc. Frequency drift compensation across multiple broadband signals in a digital receiver system
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6768955B2 (en) * 2002-05-17 2004-07-27 Sun Microsystems, Inc. Adjustment and calibration system for post-fabrication treatment of phase locked loop charge pump
FR2840469A1 (fr) * 2002-05-28 2003-12-05 Koninkl Philips Electronics Nv Boucle a verrouillage de phase
US6836167B2 (en) * 2002-07-17 2004-12-28 Intel Corporation Techniques to control signal phase
GB0220616D0 (en) * 2002-09-05 2002-10-16 Koninkl Philips Electronics Nv Improvements relating to phase-lock loops
US6788155B2 (en) * 2002-12-31 2004-09-07 Intel Corporation Low gain phase-locked loop circuit
US7023285B2 (en) * 2003-07-15 2006-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Self-calibrating controllable oscillator
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US6998922B2 (en) * 2003-09-08 2006-02-14 Broadcom Corp. Phase locked loop modulator calibration techniques
US7236753B2 (en) * 2003-12-29 2007-06-26 Intel Corporation Direct outphasing modulator
US7234069B1 (en) 2004-03-12 2007-06-19 Altera Corporation Precise phase shifting using a DLL controlled, multi-stage delay chain
US7126399B1 (en) 2004-05-27 2006-10-24 Altera Corporation Memory interface phase-shift circuitry to support multiple frequency ranges
US7123051B1 (en) 2004-06-21 2006-10-17 Altera Corporation Soft core control of dedicated memory interface hardware in a programmable logic device
US7030675B1 (en) 2004-08-31 2006-04-18 Altera Corporation Apparatus and method for controlling a delay chain
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
US7405633B2 (en) * 2005-07-18 2008-07-29 Tellabs Reston, Inc. Methods and apparatus for loop bandwidth control for a phase-locked loop
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
CN100446392C (zh) * 2006-04-27 2008-12-24 电子科技大学 一种脉冲跨周期调制开关稳压电源控制器
US7881401B2 (en) * 2006-11-17 2011-02-01 Infineon Technologies Ag Transmitter arrangement and signal processing method
US8483985B2 (en) * 2007-01-05 2013-07-09 Qualcomm, Incorporated PLL loop bandwidth calibration
US7995697B2 (en) * 2007-06-18 2011-08-09 Infineon Technologies Ag Polar modulation / one-point frequency modulation with flexible reference frequency
ATE503298T1 (de) * 2007-11-02 2011-04-15 St Ericsson Sa Pll-kalibration
US7737739B1 (en) * 2007-12-12 2010-06-15 Integrated Device Technology, Inc. Phase step clock generator
KR101201116B1 (ko) 2010-08-17 2012-11-13 성균관대학교산학협력단 동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법
CN105610434B (zh) * 2016-02-26 2018-08-10 西安紫光国芯半导体有限公司 一种自适应的延迟锁相环
CN112362976B (zh) * 2020-11-10 2024-04-26 张国俊 在线实时电缆参数测试系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691176A (en) * 1986-03-17 1987-09-01 General Electric Company Adaptive carrier tracking circuit
US4771249A (en) * 1987-05-26 1988-09-13 Motorola, Inc. Phase locked loop having a filter with controlled variable bandwidth
US4926141A (en) * 1989-05-01 1990-05-15 Motorola, Inc. Frequency synthesizer with improved automatic control of loop bandwidth selection
US5295079A (en) * 1991-07-18 1994-03-15 National Semiconductor Corporation Digital testing techniques for very high frequency phase-locked loops
US5233314A (en) * 1992-03-27 1993-08-03 Cyrix Corporation Integrated charge-pump phase-locked loop circuit
US5448763A (en) * 1993-11-09 1995-09-05 Motorola Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
US5703539A (en) * 1993-12-17 1997-12-30 Motorola, Inc. Apparatus and method for controlling the loop bandwidth of a phase locked loop
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311489A (ja) * 2005-03-29 2006-11-09 Renesas Technology Corp 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
JP4638806B2 (ja) * 2005-03-29 2011-02-23 ルネサスエレクトロニクス株式会社 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム

Also Published As

Publication number Publication date
WO1999065146A1 (en) 1999-12-16
EE200000708A (et) 2002-04-15
HK1040841B (zh) 2011-02-18
US6049255A (en) 2000-04-11
KR100624599B1 (ko) 2006-09-18
JP4455757B2 (ja) 2010-04-21
BR9910924B1 (pt) 2013-02-05
PL346360A1 (en) 2002-02-11
CN1315080B (zh) 2010-06-23
AU754639B2 (en) 2002-11-21
IL140068A0 (en) 2002-02-10
CN1315080A (zh) 2001-09-26
MY118898A (en) 2005-02-28
PL195271B1 (pl) 2007-08-31
KR20010052536A (ko) 2001-06-25
ATE315286T1 (de) 2006-02-15
DE69929339T2 (de) 2006-09-07
BR9910924A (pt) 2001-03-06
DE69929339D1 (de) 2006-03-30
AU4667899A (en) 1999-12-30
HK1040841A1 (en) 2002-06-21
EP1095457B1 (en) 2006-01-04
EP1095457A1 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
JP2002518869A (ja) 位相同期ループの帯域幅を調整する方法および装置
US7002415B2 (en) Frequency locked loop
US5774023A (en) Adaptive phase locked loop system with charge pump having dual current output
EP2339753A1 (en) A digital phase locked loop
EP3758234A1 (en) All digital phase locked loop (adpll) with frequency locked loop
JP2003517757A (ja) 位相同期ループの固定化時間を改善するスリップ検出器および検出方法
KR20000075516A (ko) 지터 보상하는 엔 분할 주파수 합성기
US6943598B2 (en) Reduced-size integrated phase-locked loop
US6864729B2 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
US7170322B2 (en) System and method for reducing transient response in a fractional N phase lock loop
EP1404020B1 (en) Phase-locked loop circuit reducing steady state phase error
JP2009533931A (ja) 位相同期回路を設定する方法およびシステム
US7405633B2 (en) Methods and apparatus for loop bandwidth control for a phase-locked loop
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
US7095259B2 (en) Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop
JP4405711B2 (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
JP3250151B2 (ja) ジッタ抑圧回路
KR20160076644A (ko) 서브 샘플링 위상 고정 루프를 기반으로 한 확산 스펙트럼 클럭 발생기 및 그의 자동 캘리브레이션 방법
US7129791B2 (en) Circuit and method for faster frequency switching in a phase locked loop
JPH10126263A (ja) 周波数シンセサイザ装置
US20230163766A1 (en) Adaptive cyclic delay line for fractional-n pll
KR101600168B1 (ko) 초기 튜닝전압 조정 기반 주파수 합성기 및 그를 위한 위상 동기 제어 장치
US20050266816A1 (en) PLL synthesizer
JP2877855B2 (ja) Ｐｌｌ回路
JP2001136060A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4455757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term