PL152236B2 - Układ do analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej camac - Google Patents
Układ do analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej camacInfo
- Publication number
- PL152236B2 PL152236B2 PL27681988A PL27681988A PL152236B2 PL 152236 B2 PL152236 B2 PL 152236B2 PL 27681988 A PL27681988 A PL 27681988A PL 27681988 A PL27681988 A PL 27681988A PL 152236 B2 PL152236 B2 PL 152236B2
- Authority
- PL
- Poland
- Prior art keywords
- camac
- input
- analog
- memory
- electronic
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000005025 nuclear technology Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
OPIS PATENTOWY
PATENTU TYMCZASOWEGO 152 236
Patent tymczasowy dodatkowy do patentu nrInt. Cl.5 G06F 11/00
Zgłoszono: 88 12 29 (P. 276819)
Pierwszeństwo. ----URZĄD
PATENTOWY
RP
Zgłoszenie ogłoszono: 89 10 02
Opis patentowy opublikowano: 1991 03 29
Twórca wynalazku: Janusz Baczyński
Uprawniony z patentu tymczasowego: Uniwersytet Łódzki, Łódź (Polska)
UKŁAD DO ANALIZY IMPULSÓW ELEKTRYCZNYCH W MODUŁOWYM SYSTEMIE APARATURY ELEKTRONICZNEJ CAMAC
Przedmiotem wynalazku jest układ do analizy impulsów elektrycznych w modułowym sysstemie aparatury elektronicznej CAMAC, mający szczególnie zastosowanie w fizyce i technice jądrowej.
Znane do tego celu układy, zwane też wielokanałowymi analizatorami impulsów elektrycznych, są przykładowo opisane przez: A. Ostrowicza w pracy pt. “CAMAC - modułowy system aparatury elektronicznej opublikowanej w czasopiśmie Postępy Techniki Jądrowej Nr 78(592) 1976 r. wydawanym przez Ośrodek Informacji o Energii Jądrowej - Warszawa, Z. Kulkę, A. Liburę i M. Nadachowskiego w książce pt. “Przetworniki analogowo-cyfrowe.i cyfrowo-analogowe” wydanej przez Wydawnictwa Komunikacji i Łączności w Warszawie, w 1987 r. Ponadto, opis rozwiązań systemowych, a w szczególności opis bloków buforowych stosowanych dla przyśpieszenia działania układów do analizy impulsów elektrycznych można przykładowo znaleźć w pracy pt. “Aparatura elektroniczno rejestrująca wstandardzie CAMAC opublikowanej w języku rosyjskim, w czasopiśmie naukowym Pribory i Tiehnika Ekspierimienta Nr 2 - 1981 r. wydawanym przez Akademię Nauk ZSRR, w zgłoszeniu projektu wynalazczego P 275601 pt. Układ do wprowadzania danych do modułowego systemu aparatury elektronicznej CAMAC.
Znany układ zawiera przetwornik analogowo/cyfrowy połączony bezpośrednio lub poprzez blok buforowy z magistralą systemu CAMAC, do której jest także przyłączony kontroler kasety CAMAC oraz pamięć danych.
Działanie znanego układu polega na tym, że do wejścia przetwornika analogowo/cyfrowego sądoprowadzane impulsy elektryczne. W przetworniku jest dokonywana konwersja mierzonej 152 236
152 236 wielkości analogowej na informację cyfrową. Z chwilę zakończenia procesu konwersji przetwornik przepisuje do bloku buforowego uzyskaną wartość cyfrową. Następnie blok buforowy wysyła na magistralę systemu CAMAC sygnał L (LAM - zgłoszenie żądania obsługi). W odpowiedzi na ten sygnał kontroler kasety CAMAC odczytuje z bloku buforowego składowaną tam informację i zapisuje ją do pamięci danych jako adres komórki, której zawartość należy zwiększyć o +1. Tak więc . na przykład, jeśli przetwornikiem analogowo/cyfrowym jest - konwerter amplituda/cyf ra, to'' zawartość pamięci odpowiada rozkładowi amplitud impulsów mierzonych.
Działanie innego znanego układu, o analogicznej strukturze, polega ' -na tym, że jeśli dane cyfrowe z przetwornika są n-razy krótsze niż słowo CAMAC, to są one zapisywane do bloku buforowego i tam układane w jedno słowo danych. Blok buforowy, co n-zapisów z przetwornika, wysyła do kontrolera kasety CAMAC sygnał L. W odpowiedzi na ten sygnał kontroler dokonuje odczytu słowa danych z bloku buforowego i zapisuje je do pamięci jako kolejną informację do tzw. pliku danych. Po skończeniu procesu pomiarowego kontroler odczytuje kolejne słowa informacji z pliku danych i dekoduje je do postaci pierwotnej, to znaczy zamienia na n-słów danych o formacie zgodnym z formatem informacji wydawanych przez przetwornik analogowo/cyfrowy. Następnie, dla każdego z n-słów przeprowadzana jest operacja zwiększania o +1 zawartości komórki pamięci o adresie przyporządkowanym danej wartości słowa danych z przetwornika. Taki układ pozwala zmniejszyć tzw. czas martwy układu w przypadku stosowania szybkich przetworników analogowo/cyfrowych, to jest takich, których szybkość działania przekracza prędkość pracy systemu komputerowego.
Niedogodnością znanych układów jest to, że w' przypadku współpracy z szybkimi przetwornikami analogowo/cyfrowymi powodują zwiększenie czasu martwego systemu pomiarowego albo też wymagają stosowania pamięci o bardzo dużych pojemnościach w celu tworzenia w nich dostatecznie długich plików danych. Jednakże, systemy z pamięciami plikowymi, o pojemnościach nawet tysiące razy przekraczających wymaganą pojemność pamięci dla zapisu analizowanego rozkładu, wymagają praktycznie wielokrotnego zawieszania pomiarów w celu odczytania danych z pliku i zapisania ich w obszar pamięci przeznaczony na składowanie mierzonego widma impulsów elektrycznych. Prowadzi to do zwolnienia prędkości działania systemu pomiarowego.
Istotą układu według wynalazku jest to, że ma dowolną ilość,korzystnie dwie,dodatkowe pamięci połączone odrębnie z wyjściami tylu samo dwuwejściowych- bramek logicznych typu AND. Bramki -te są połączone wspólnie jednym wejściem z wyjściem wzmacniacza oraz z odrębnym wejściem bramki innej bramki logicznej typu AND, przy czym wyjście tej bramki jest połączone z pamięcią danych. Pamięć ta jest połączona z magistralą systemu CAMAC połączoną z dodatkowymi pamięciami. Magistrala ta jest także połączona z osobna z wejściami bramek logicznych typu AND, z wejściem wzmacniacza, a także z kontrolerem kasety CAMAC oraz z blokiem buforowym połączonym z przetwornikiem analogowo/cyfrowym.
Zaletą układu według wynalazku jest to, że dzięki wprowadzeniu dodatkowych bramek logicznych typu AND, bloku wzmacniacza sygnału N z magistrali systemu CAMAC oraz dodatkowych bloków pamięci osiąga się znaczne zmniejszenie czasu martwego systemu analizującego impulsy elektryczne, przy nieznacznym (kilkukrotnym) zwiększeniu pojemności pamięci wymaganej dla składowania rozkładu analizowanej wielkości mierzonej.
Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku przedstawiającym blokowy schemat elektryczny układu.
Układ według wynalazku ma przetwornik 1 analogowo/cyfrowy połączony z blokiem 2 buforowym połączonym z magistralą 3 systemu CAMAC, która jest także połączona z kontrolerem 4 kasety CAMAC oraz z pamięcią 5 danych. Dodatkowe, korzystnie dwie, pamięci 6, 7 są połączone z magistralą 3, 'a także są odrębnie połączone, swoimi wejściami adresowymi N, z wyjściami tylu samo dwuwejściowych bramek Θ, 9 logicznych typu ' AND. Bramki B, 9 są połączone wspólnie jednym wejściem z wyjściem'wzmacniacza 10 oraz z odrębnym wejściem bramki 11 logicznej typu AND, która jest z kolei połączona wyjściem z wejściem adresowym N pamięci 5. Wejście wzmacniacza 10 oraz odrębne wejścia bramek Θ, 9, są połączone z osobna z liniami adresowymi N magistrali 3.
152 236
Działanie tego układu polega na tym, że informacje wyjściowe z przetwornika 1 analogowo/cyfrowego są zapisywane do bloku 2 buforowego i ' tam układane w jedno słowo danych. Blok 2, co 3 zapisy z przetwornika, wysyła do kontrolera 4 kasety CAMAC sygnał L. W odpowiedzi na ten sygnał, kontroler dokonuje odczytu słowa danych z bloku 2 i generuje na magistralę 3 operację rozkazową, zapisu do pamięci słowa odczytanego z bloku 2. Rozkaz ten jest kierowany do stanowiska zajmowanego przez wzmacniacz 10. Sygnał. N z wejścia-wzmacniacza 10 jest ' doprowadzany poprzez 'bramki ' B, 9 i 11 - do wejść adresowych N dodatkowych pamięci 6, 7 i pamięci 5 danychi- Do każdej- pamięci zapisywany - jest tylko-jeden bajt 24-bitowego słowa - danych z magistrali 3; przykładowo: najmniej znaczący bajt słowa CAMAC jest wpisywany do pamięci 7, do pamięci 6 są zapisywane bity 9-16 słowa danych z magistrali 2. Ta operacja zapisu powoduje w każdej z pamięci zwiększenie o +1 zawartości komórki o adresie wskazywanym zapisanym bajtem. Po skończeniu procesu pomiarowego kontroler 4 odpowiednio sumuje zawartości pamięci 5, 6 i 7, to znaczy dodaje do siebie zawartości komórek o takich samych adresach. Odczyt zawartości stosownych komórek pamięci 5, 6 i 7 jest dokonywany operacjami rozkazowymi kierowanymi do poszczególnych pamięci poprzez bramki 11, 6, 9 za pomocą indywidualnych linii adresowych N odpowiadających stanowiskom zajmowanym przez te pamięci w kasecie CAMAC. Taki układ pozwala na -współpracę systemu CAMAC z szybkimi 8-bitowymi przetwornikami analogowo/cyfrowymi, o czasie konwersji trzykrotnie mniejszym niż czas przetwarzania danych przez system, bez zwalniania szybkości działania tych przetworników.
Claims (1)
- Zastrzeżenie patentoweUkład do .analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej CAMAC, zawierający przetwornik analogowo/cyfrowy połączony z blokiem buforowym połączonym z magistralą systemu CAMAC, połączoną z kolei z kontrolerem kasety CAMAC oraz z pamięcią danych, z n a m i en n y tym, że ma dowolną ilość, korzystnie dwie-dodatkowe pamięci (6, 7) połączone odrębnie z wyjściami tylu samo dwuwejściowych bramek (8, 9) logicznych typu AND, połączonych wspólnie jednym wejściem z wyjściem wzmacniacza (10) oraz z odrębnym wejściem bramki (11) logicznej typu AND, przy czym wyjście bramki (11) jest połączone z pamięcią (5) danych, połączoną z magistralą (3) systemu CAMAC połączoną z pamięciami (6) i (7) oraz połączoną z osobna z wejściami bramek -(B, 9, 11) i z wejściem wzmacniacza (10), a także połączoną z kontrolerem (4) kasety CAMAC oraz z blokiem (2) buforowym, połączonym z przetwornikiem (1) analogowo/cyfrowym.152 236Zakład Wydawnictw UP RP. Nakład 100 egz. Cena 3000 zł
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL27681988A PL152236B2 (pl) | 1988-12-29 | 1988-12-29 | Układ do analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej camac |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL27681988A PL152236B2 (pl) | 1988-12-29 | 1988-12-29 | Układ do analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej camac |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL276819A2 PL276819A2 (en) | 1989-10-02 |
| PL152236B2 true PL152236B2 (pl) | 1990-11-30 |
Family
ID=20045817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL27681988A PL152236B2 (pl) | 1988-12-29 | 1988-12-29 | Układ do analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej camac |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL152236B2 (pl) |
-
1988
- 1988-12-29 PL PL27681988A patent/PL152236B2/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL276819A2 (en) | 1989-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0374829B1 (en) | Dual port memory unit | |
| KR930011107B1 (ko) | 불량 메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리 장치 | |
| GB1580415A (en) | Random access memory | |
| JPS59161744A (ja) | 情報処理装置のスキヤン方式 | |
| EP0200440A2 (en) | Electronic circuit for connecting a processor to a high-capacity memory | |
| PL152236B2 (pl) | Układ do analizy impulsów elektrycznych w modułowym systemie aparatury elektronicznej camac | |
| EP0182501A2 (en) | Memory mapping method and apparatus | |
| PL151506B2 (pl) | Układ do wprowadzania danych do modułowego systemu aparatury elektronicznej CAM AC | |
| PL152234B2 (pl) | Układ do wielokanałowej analizy sygnałów elektrycznych w modułowym systemie aparatury elektronicznej camac | |
| JP2761560B2 (ja) | 半導体メモリ試験装置用アドレス変換器 | |
| SU1107118A1 (ru) | Устройство дл сортировки чисел | |
| SU1425783A1 (ru) | Ассоциативна чейка пам ти | |
| GB2080584A (en) | Binary-coded-decimal to binary converter | |
| SU926642A1 (ru) | Устройство дл ввода информации | |
| JP2934290B2 (ja) | 多チャンネル電圧電流発生装置 | |
| SU926712A1 (ru) | Запоминающее устройство | |
| SU1387047A1 (ru) | Запоминающее устройство с обходом дефектных элементов пам ти | |
| JPS5963083A (ja) | 高速バツフアメモリ装置 | |
| SU972599A1 (ru) | Запоминающее устройство с блокировкой неисправных чеек | |
| JPH03128475A (ja) | 論理テスト機能付き論理回路 | |
| JPS6396797A (ja) | 半導体メモリ | |
| SU1200347A1 (ru) | Устройство дл контрол адресных цепей блоков пам ти | |
| SU903877A1 (ru) | Устройство микропрограммного управлени | |
| JPS60142438A (ja) | デ−タログ用外部記憶装置 | |
| JP2693629B2 (ja) | レジスタファイル |