PL152234B2 - Układ do wielokanałowej analizy sygnałów elektrycznych w modułowym systemie aparatury elektronicznej camac - Google Patents

Description

RZECZPOSPOLITA POLSKA	OPIS PATENTOWY PATENTU TYMCZASOWEGO	152 234 Int. Cl® G06F 11/°0
Patent tymczasowy dodatkowy do patentu nr- Zgłoszono: B9 01 26 (P. 277374) Pierwszeństwo ------
		UlUilU
URZĄD	Zgłoszenie ogłoszono: 89 10 30	β s β LH
PATENTOWY RP	Opis patentowy opublikowano: 1991 03 29

Twórca wynalazku: Janusz Baczyński

Uprawniony z patentu tymczasowego: Uniwersytet Łódzki, Łódź (Polska)

UKŁAD DO WIELOKANAŁOWEJ ANALIZY SYGNAŁÓW ELEKTRYCZNYCH W MODUŁOWYM SYSTEMIE APARATURY ELEKTRONICZNEJ CAMAC

Przedmiotem wynalazku jest układ do wielokanałowej analizy sygnałów elektrycznych w modułowym systemie aparatury elektronicznej CAMAC, mający zastosowanie między innymi w radiochemii, spektroskopii jądrowej oraz w innych dziedzinach fizyki.

Znane do tego celu układy, zwane też wielokanałowymi analizatorami, są przykładowo opisane przez: Z. Kulkę, A. Liburę ; i M. Nadachowskiego w książce pt. Przetworniki analogowo-cyfrowe i cyfrowo-analogowe wydanej przez Wydawnictwa Komunikacji i Łączności w Warszawie, w 1987 r., a także w zgłoszeniu patentowym zarejestrowanym w UP RP pod nr P 276819.

Znany układ zawiera kontroler kasety CAMAC połączony z magistralą systemu CAMAC, do której jest przyłączony przetwornik analogowo/cyfrowy oraz pamięć danych. W celu zmniejszenia czasu martwego aparatury, między przetwornik a magistralę systemu CAMAC może być włączony szeregowo/równoległy rejestr buforowy oraz do magistrali systemu mogą być dołączone dodatkowe bloki pamięci. Wejścia adresowe N tych bloków są połączone z wyjściami dwuwejściowych bramek logicznych typu AND. Oddzielne wejścia bramek są połączone z indywidualnymi liniami adresowymi N magistrali CAMAC, natomiast pozostałe wejścia bramek są wspólnie połączone z wyjściem wzmacniacza, którego wejście jest także połączone z odrębną linią N. W przypadku tak zwanej analizy wieloparametrowej, do rejestru buforowego może być dołączonych równocześnie kilka przetworników analogowo/cyfrowych.

Działanie znanego układu polega na tym, że do wejścia przetwornika analogowo/cyfrowego są doprowadzane sygnały elektryczne. W przetworniku jest dokonywana konwersja mierzonej

152 234

152 234 wielkości analogowej na informację cyfrową. Z chwilą zakończenia procesu konwersji przetwornik wysyła do kontrolera kasety CAMAC sygnał L (LAM - żądanie obsługi). W odpowiedzi na ten sygnał, kontroler kasety odczytuje z przetwornika wartość zmierzonej wielkości i zapisuje ją do- pamięci danych jako adres komórki, której zawartość należy zwiększyć o +1. Tak więc zawar tość pamięci odpowiada widmu mierzonej wielkości.

W układzie zawierającym rejestr buforowy oraz wzmacniacz i dodatkowe -pamięci, w reje strze buforowym są składane kolejne- dane z przetwornika w jedno 24-bitowe słowo danych. Następnie kontroler kasety CAMAC odczytuje taką informację - i - generuje do stanowiska zajmowanego przez wzmacniacz operację rozkazową zwiększenia zawartości wskazanej komórki - o +1. Wzmacniacz przekazuje sygnał N do wszystkich pamięci danych systemu i pamięci te pobierają jednocześnie z magistrali informacje wskazujące adres komórki, której zawartość ma ulec modyfikacji. Każda z pamięci pobiera tę informację z oddzielnej grupy linii danych W magistrali systemu CAMAC stosownie do formatu słowa danych odczytywanego z rejestru buforowego. Po zakończeniu sesji pomiarowej widma z poszczególnych pamięci są z sobą odpowiednio sumowane. Tak działający układ pozwala na zmniejszenie czasu martwego w procesie wielokanałowej analizy sygnałów elektrycznych. W przypadku dołączenia do rejestru buforowego kilku przetworników analogowo/cyfrowych staje się możliwe dokonywanie analizy wieloparametrowej, tzn. jednoczesnego pomiaru rozkładów określonych wielkości, jednego lub więcej sygnałów elektrycznych.

Gdy informacje z przetwornika analogowo/cyfrowego albo z przyłączonego do takich przetworników rejestru buforowego stanowią słowa danych o wartości przekraczającej pojemność poszczególnych bloków pamięci danych przyłączonych do magistrali systemu CAMAC, to w celu uzyskania odpowiednio dużego pola pamięci używa się w systemie kilku bloków pamięci. Wówczas, procesor systemu CAMAC (w szczególności kontroler kasety) dokonuje odpowiedniej analizy danych pobranych z przetwornika/ów i wybiera blok pamięci w którym ma nastąpić modyfikacja/ inkrementacja zawartości odpowiedniej komórki.

Niedogodnością znanych układów jest to, że w przypadku gdy informacje z przetwornika ’ analogowo/cyfrowego albo z przyłączonego do takich przetworników rejestru buforowego stanowią słowa danych o wartości przekraczającej pojemność poszczególnych bloków pamięci danych przyłączonych do magistrali systemu CAMAC, to staje się konieczne wprowadzenie do algorytmu działań kontrolera kasety CAMAC procedury programowej pozwalającej określić w którym z bloków pamięci danych ma nastąpić inkrementacja zawartości jednej z komórek pamięci. Wprowadzenie takiej dodatkowej procedury programowej powoduje wydatne zwiększenie czasu martwego układu do- wielokanałowej analizy sygnałów elektrycznych, a więc pogorszenie jednego z podstawowych parametrów takiego analizatora.

Istotą układu według wynalazku jest to, że ma sterownik bloków pamięci zawierający demultiplekser korzystnie połączony wyjściami informacyjnymi z wzmacniaczami logicznymi typu otwarty .kolektor przy czym strobujące wejście i adresowe wejścia demultipleksera są połączone z magistralą systemu CAMAC. Magistrala ta jest także połączona z kontrolerem kasety CAMAC oraz z przetwornikiem analogowo/cyfrowym i blokami pamięci danych. Wyjścia informacyjne demultipleksera są połączone poprzez wzmacniacze z odrębnymi wejściami dowolnej liczby dwuwejściowych bramek logicznych typu AND połączonych także osobnymi wejściami z magistralą systemu CAMAC. Wyjścia tych bramek są połączone z adresowymi wejściami bloków pamięci danych.

Zaletą układu według wynalazku jest to, że dzięki wprowadzeniu sterownika bloków pamięci staje się możliwe łączenie dowolnej liczby bloków pamięci w jedno pole pamięci bez konieczności wprowadzania dodatkowej procedury programowej, a tym samym unika się niepożądanego zwiększenia czasu martwego - analizatora sygnałów elektrycznych.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku przedstawiającym blokowy schemat elektryczny układu.

Układ według wynalazku ma- sterownik 1 bloków pamięci zawierający demultiplekser 2 korzystnie połączony wyjściami Informacyjnymi z wzmacniaczami 3 logicznymi typu otwarty ko152 234 lektor. Strobujące wejście 4 oraz adresowe wejścia 5 demultipleksera 2 są połączone z magistralą 6 systemu CAMAC. Magistrala ta jest także połączona z kontrolerem 7 kasety CAMAC oraz z przetwornikiem Θ analogowo/cyfrowym i blokami 9 pamięci danych. Wyjścia informacyjne demultipleksera 2 są połączone poprzez wzmacniacze 3 z odrębnymi wejściami dowolnej liczby dwuwejściowych bramek 10 logicznych typu AND. Bramki te są także połączone osobnymi wejściami z magistralą 6. - Natomiast -wyjścia .bramek 10 są połączone z adresowymi wejściami bloków 9.

Działanie tego układu .polega na tym, . że - kontroler 7 kasety CAMAC pobiera z przetwornika 8 przetworzoną - informację a następnie generuje na magistralę' 6 operację rozkazową inkrementacji o +1 zawartości komórki w pamięci danych określonej informacją odczytaną z przetwórnika B. Rozkaz ten jest kierowany do stanowiska kasety-CAMAC zajmowanego przez sterownik - 1 bloków pamięci. Na strobującym wejściu 4 demultipleksera 2 pojawia się sygnał z linii N magistrali 6 uaktywniający demultiplekser, natomiast na adresowe wejścia 5 demultipleksera . 2 są podawane najbardziej znaczące bity informacji z szyny danych W magistrali 6. W zależności od stanu wejść 5, na jednym z wyjść informacyjnych demultipleksera 2 pojawia się stan logicznej ”1. Stan ten poprzez wzmacniacz 3 oraz poprzez bramkę 10 jest podawany do wejścia adresowego bloku 9 pamięci danych, powodując jego uaktywnienie się. Tak wybrany blok pamięci wykonuje rozkaz kontrolera 7, to jest dokonuje inkrementacji zawartości komórki pamięci o adresie wskazywanym przez mniej znaczące bity szyny danych W magistrali 6. Tak więc informacja z przetwornika Θ może stanowić słowo danych o wartości przekraczającej pojemność adresową poszczególnych bloków 9 pamięci danych, bowiem wszystkie najbardziej znaczące bity z szyny danych magistrali 6, przekraczające wartością maksymalną wartość .słowa adresowego bloków 9, są kierowane do sterownika 1 i dopiero ten'sterownik odpowiednio uaktywnia jeden z bloków 9 stanowiący część pola pamięci używanego przez system do wielokanałowej analizy sygnałów elektrycznych. Zatem układ taki pozwala na łączenie praktycznie dowolnej ilości bloków 9 w jedno pole pamięci danych.

Claims (1)

1. Zastrzeżenie patentowe

   Układ do wielokanałowej analizy sygnałów elektrycznych w modułowym systemie aparatury elektronicznej CAMAC, zawierający przetwornik analogowo/cyfrowy połączony bezpośrednio lub poprzez rejestr buforowy z magistralą systemu CAMAC, do której jest także przyłączony kontroler kasety CAMAC, a także są przyłączone bloki pamięci danych oraz bramki logiczne typu AND połączone z wejściami adresowymi tych bloków, znamienny tym, że ma sterownik (1) bloków pamięci zawierający demultiplekser (2), korzystnie połączony wyjściami informacyjnymi z wzmacniaczami (3) logicznymi typu otwarty kolektor, przy czym strobujące wejście (4) i adresowe wejścia (5) demultipleksera (2) są połączone z magistralą (6) systemu CAMAC, połączoną z kontrolerem (7) kasety CAMAC oraz z przetwornikiem (B) analogowo/cyfrowym i blokami (9) pamięci danych, natomiast wyjścia informacyjne demultipleksera (2) są połączone poprzez wzmacniacze (3) z odrębnymi wejściami dowolnej liczby dwuwejściowych bramek (10) logicznych typu AND, połączonych także osobnymi wejściami z magistralą (6) oraz połączonych wyjściami z adresowymi wejściami bloków (9).

   152 234

   9 ! Si: <

   Zakład Wydawnictw UP RP. Nakład 100 egz. Cena 3000 zł