NO316901B1 - Dekoder med feilkorreksjon - Google Patents

Dekoder med feilkorreksjon Download PDF

Info

Publication number
NO316901B1
NO316901B1 NO19952062A NO952062A NO316901B1 NO 316901 B1 NO316901 B1 NO 316901B1 NO 19952062 A NO19952062 A NO 19952062A NO 952062 A NO952062 A NO 952062A NO 316901 B1 NO316901 B1 NO 316901B1
Authority
NO
Norway
Prior art keywords
error correction
correction
error
signal
counter
Prior art date
Application number
NO19952062A
Other languages
English (en)
Other versions
NO952062D0 (no
NO952062L (no
Inventor
Syugo Yamashita
Masayuki Takada
Toru Kuroda
Tadashi Isobe
Osamu Yamada
Yoshikazu Tomida
Original Assignee
Japan Broadcasting Corp
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp, Sanyo Electric Co filed Critical Japan Broadcasting Corp
Publication of NO952062D0 publication Critical patent/NO952062D0/no
Publication of NO952062L publication Critical patent/NO952062L/no
Publication of NO316901B1 publication Critical patent/NO316901B1/no

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Foreliggende oppfinnelse vedrører en feilkorrigerende dekoder. Mer spesifikt vedrører oppfinnelsen en feilkorrigerende dekoder som benyttes i en mobil FM multi-pleks kringkastings mottaker eller en FM delbærebølge datamottaker, og som benytter en fremgangsmåte med majoritetslogikk til dekoding og en fremgangsmåte for dekoding som benytter prinsippet for majoritetslogisk dekoding for å dekode et pro-dukt kodet ved en (272,190) forkortet differansesett syklisk kode.
US 4 630 271 beskriver et eksempel på et system og en fremgangsmåte for å detektere og korrigere feil i en kode. Systemet omfatter en mottaker som blant annet inneholder majoritetslogiske anordninger samt kontrollanordninger som bestemmer om feilkorreksjonen etter en syklisk korreksjon har nådd en forhåndsbestemt terskelverdi, og en teller som teller antall korrigerte biter for hver syklisk korreksjon. I tillegg omfatter systemet et statusregister som angir om en bestemt bit er feilkorrigert.
Et annet eksempel på en konvensjonell feilkorrigerende dekoder er beskrevet i f.eks. allment tilgjengelig japansk patentsøknad nr 64-62027, som ble allment tilgjengelig 8. mars 1989. Det vises til figur 1 i den japanske patentsøknaden hvor, i denne tidligere kjente teknikken, data først lastes inn i et dataregister (19), og et syndromregister (grupperegister) (15) lastes med en paritetspakke etter at syndromregisteret (15) ble nullstilt ved tidspunktet da dataregisteret ble lastet. Deretter, når data på 272 bits lastes i dataregisteret (19), svitsjes en svitsj (13) plassert foran dataregisteret (19) for å gjøre dataregisteret (19) syklisk.
På den andre siden føres et passende antall bits av 82 bits i paritetspakken til en eksklusiv ELLER port (16) fra syndromregisteret (15), hvilket tilsvarer en bereg-ningskrets for syndromsum (gruppesum). 17 (sytten) syndromberegningsformler blir håndtert aritmetisk i eksklusiv ELLER porten (16), og 17 (sytten) syndromverdier til-føres en variabel terskelkrets (17) som tilsvarer en logisk majoritetskrets. Deretter settes først en terskelverdi på f eks "15" i den variable terskelkretsen (17). Avhengig av et resultat av en moduloberegning for en startbit av dataregisteret (19) utføres en feilkorreksjon av dataene og en modifikasjon av syndromregisteret (15). En slik ope-rasjon utføres for hver av de 272 bitene. Hvis operasjonene for alle de 272 bitene fullføres, gjentas liknende operasjoner med mindre terskelverdier i den variable ters-kelverdikretsen (17) inntil terskelverdien blir "9".
Hvis noe av innholdet i syndromregistrene (15) er forskjellig fra null etter full-føringen av feilkorreksjonen, blir det deretter fastslått at feilkorreksjonen er mislykket, hvorpå et feilflagg blir satt på utgangen til en feilflaggkrets (18).
I denne tidligere kjente teknikken blir sannsynligheten for feilaktig korreksjon stor, og mulighetene for feilkorreksjon blir små. Mer spesifikt blir påvirkningen fra en feilaktig korreksjon forplantet til påfølgende bits ved den majoritetslogiske fremgangsmåten som benyttes i feilkorreksjonsdekoderen forden (272,190)forkortede differansesett sykliske koden i et tilfelle hvor korreksjon feilaktig påtrykkes biten som er bestemt å være korrekt ved den majoritetslogiske vurderingen, fordi syndromregisteret påvirkes av korreksjonen av biten som skal bestemmes.
Sagt på en annen måte blir derfor sannsynligheten for feilaktig korreksjon stor, og mulighetene for feilkorreksjon blir gjort små, ved feilaktig korreksjon av biten som er vurdert å være korrekt.
Følgelig er et hovedformål med den foreliggende oppfinnelsen å frembringe en feilkorrigerende dekoder i stand til å gjøre sannsynligheten for feilaktig korreksjon liten.
Et annet formål med den foreliggende oppfinnelsen er å frembringe en feilkorrigerende dekoder som er i stand til å øke mulighetene for feilkorreksjon.
Ovennevnte formål oppnås ifølge en fremgangsmåte som er særpreget ved de trekk som er angitt i den karakteriserende delen av krav 1 samt en feilkorrigerende dekoder som er særpreget ved de trekk som er angitt i den karakteriserende delen av krav 3. Ytterligere fordelaktige utførelser er angitt i de uselvstendige kravene.
En første utførelsesform av den foreliggende oppfinnelsen er en feilkorrigerende dekoder som dekoder en kode ved å benytte en majoritetslogisk fremgangsmåte for dekoding kjennetegnet ved at feilkorreksjonen vurderes som mislykket hvis antall korrigerte bit inkludert i koden er større enn et forhåndsbestemt tall.
En andre utførelsesform av den foreliggende oppfinnelsen er en feilkorrigerende dekoder som utfører en feilkorreksjon på data som har en rammestruktur som er kodet til en produktkode av en syklisk kode som kan dekodes av majoritetslogikk, og som består av pakker som hver omfatter en kode eller en kombinasjon av en kode som har høy mulighet for feilkorreksjon, kjennetegnet ved den feilkorrigerende dekoderen omfatter et første flaggregister som lagrer et første flagg som indikerer resultatet av en første feilkorreksjon i en radretning, og at det ved tidspunktet for ut-førelse av en feilkorreksjon i en kolonneretning etter feilkorreksjonen i radretningen, ikke utføres noen feilkorreksjon av en bit som skal verifiseres hvis det første flagget som korresponderer med biten som skal verifiseres indikerer at feilkorreksjonen i radretningen er vellykket
En tredje utførelsesform av den foreliggende oppfinnelsen er en feilkorrigerende dekoder som utfører en feilkorreksjon på data som har en rammestruktur som er kodet til en produktkode av en syklisk kode som kan dekodes av majoritetslogikk, og som består av pakker som hver omfatter en kode eller en kombinasjon av en kode som har høy mulighet for feilkorreksjon, kjennetegnet ved den feilkorrigerende dekoderen omfatter et andre flaggregister som lagrer et andre flagg som indikerer resultatet av en feilkorreksjon, og majoritetslogiske midler som vurderer om en feilkorreksjon av hver av bitene som utgjør pakken er påkrevet eller ikke, og som hvis en terskelverdi som benyttes av de majoritetslogiske midlene er lik eller større enn en fjerde forhåndsbestemt verdi, utfører vurderingen med referanse til det andre flagget, og som hvis terskelverdien er mindre enn den fjerde forhåndsbestemte verdien utfører vurderingen uten referanse til det andre flagget.
I den første utførelsesformen bemerkes at hvis antall bit korrigert av feilkorreksjonen i kolonneretningen blir større, så øker sannsynligheten for feilaktig korreksjon. Ved å telle antall korreksjonssignaler, som hver føres ut fra de majoritetslogiske midlene og indikerer at feilkorreksjon er nødvendig, telles dermed antall korrigerte bit. Hvis eller når antall korrigerte bit er lik eller større enn den første forhåndsbestemte verdien, bedømmes feilkorreksjonen som mislykket.
I den andre utførelsesformen respekteres resultatet av feilkorreksjonen i radretningen (heretter for enkelhets skyld også kalt "radretningskorreksjonen") ved at det noteres et resultat av radretningskorreksjonen med stor mulighet for feilkorreksjon. I en situasjon hvor radretningskorreksjonene er mislykket for de fleste pakkene blir videre antall korrigerte bit i feilkorreksjonen i kolonneretningen (heretter for enkelhets skyld også kalt "kolonneretningskorreksjonen") stort. Som i den første utførel-sesformen bemerkes at resultatet av kolonneretningskorreksjonene sannsynligvis også blir stor i dette tilfellet.
Mer spesifikt bemerkes at hvis et resultat av radretningskorreksjonen, dvs.. det første flagget som svarer til biten som skal vurderes, indikerer suksess ved tidspunktet kolonneretningskorreksjonen utføres, dvs., etter radretningskorreksjonen, så utføres ingen korreksjon for biten som skal vurderes. Ved dette tidspunktet kan f.eks. utgangen fra majoritetslogikken settes til 'ugyldig'. Før kolonneretningskorreksjonen utføre, telles videre antall vellykkede pakker i radretningskorreksjonen av første tellermidler. Hvis det talte antallet er mindre enn en andre forhåndsbestemt verdi, så telles også antall bits som korrigeres ved kolonneretningskorreksjonen av andre tellermidler. Hvis et talt antall i de andre tellermidlene er større enn eller lik en tredje forhåndsbestemt verdi, bedømmes feilkorreksjonen som mislykket. Da utføres kolonneretningskorreksjon og dekoding med å undertrykke sannsynligheten for feilaktig korreksjon.
I den tredje utførelsesformen, ved et tidspunkt hvor radretningskorreksjon skal utføres etter kolonneretningskorreksjon, f eks når terskelverdien til de majoritetslogiske midlene er lik eller større enn den fjerde forhåndsbestemte verdien, avgjøres det ved referanse til et resultat av kolonneretningskorreksjonen, dvs., det andre flagget, om radretningskorreksjonen er påkrevet eller ikke. Hvis terskelverdien til de majoritetslogiske midlene er mindre enn den fjerde forhåndsbestemte verdien avgjøres det uten referanse til resultatet av kolonneretningskorreksjonen om radretningskorreksjonen er påkrevet eller ikke.
I samsvar med den foreliggende oppfinnelsen økes muligheten for å korrigere feil både hvis kolonneretningskorreksjonen følger etter radretningskorreksjonen og hvis radretningskorreksjonen følger etter kolonneretningskorreksjonen. I tilfellet med kolonneretningskorreksjon etter radretningskorreksjon, blir i tillegg også sannsynligheten for feilaktig korreksjon liten.
Formålene beskrevet ovenfor, andre formål, trekk, utførelsesformer og forde-ler ved den foreliggende oppfinnelsen vil gå klarere frem av den følgende beskrivel-sen av den foreliggende oppfinnelsen når den leses i sammenheng med de ved-føyde tegningene. Figur 1 er et blokkdiagram som viseren utførelsesform i samsvar med den foreliggende oppfinnelsen, Figur 2 er et kretsdiagram som viser et eksempel på en synkroniseringsgenerator, Figur 3 er et kretsdiagram som viser et eksempel på en tellekrets for å telle antall pakker hvor dekodingen er mislykket, Figur 4 er et kretsdiagram som viser et eksempel på en tellekrets for å telle antall korrigerte bit Figur 5 er et kretsdiagram som viser et eksempel på en krets forfeilflagg, Figur 6 er et synkroniseirngsdiagram som viser et eksempel på virkemåten til en kolonneretningskorreksjon i et tilfelle hvor antall mislykket dekodede pakker er lavt etter en radretningskorreksjon i et første tidsrom, Figur 7 er et synkroniseirngsdiagram som viser et eksempel på virkemåten til en kolonneretningskorreksjon i et tilfelle hvor antall mislykket dekodede pakker er høyt etter radretningskorreksjonen, og Figur 8 er et synkroniseirngsdiagram som viser et eksempel på virkemåten til radretningskorreksjonen etter kolonneretningskorreksjonen. Figur 1 viser strukturen i en feilkorrigerende dekoder 10 i en utførelsesform ifølge den foreliggende oppfinnelsen. Oppbygging og virkemåte vil bli beskrevet med referanse til figurene 1 -5.
Ved å benytte en fremgangsmåte som benytter en majoritetslogisk dekodingsmetode som dekodingsmetode i den feilkorrigerende dekoderen 10 for å dekode et (272,190) forkort en differansesett syklisk kode, er det mulig å korrigere et kodeord bit for bit ved å forskyve det syklisk mot høyre.
Før det utføres en kolonneretningskorreksjon tilføres i tillegg et signal j som til-føres fra terminal 12, og som settes til høyt nivå ved tidspunktet kolonneretningskorreksjonen skal utføres. Et signal k som tilføres fra terminal 14, og som settes til lavt nivå ved tidspunktet en første gangs radretningskorreksjonen skal uføres er også på forhånd tilført en synkroniseringsgenerator 16. Videre er en svitsj 18 satt til en terminal 18a, slik at en adresse h kan tilføres et flaggregister 20 som arkiverer et resultat av første gangs radretningskorreksjonen. Flaggregisteret 20 lagrer resultatet av første gangs radretningskorreksjonen som et flagg. I flaggregisteret 20 settes et høy-nivå flagg som indikerer vellykket feilkorreksjon i tilfellet hvor både feilkorreksjonen og CRCen er vellykkede. Ellers settes et lavnivå flagg for å indikere mislykket feilkorreksjon, på samme som i et flaggregister 134 (beskrevet senere).
Først, hvis et startsignal 1 for dekoding tilføres fra en terminal 22, så genere-res et initialiseringssignal a for å initialisere den feilkorrigerende dekoderen 10 av D-FFene 24 og 26 og en port 28 innebygget i synkroniseringsgeneratoren 16 vist i figur 2. Hver av et syndromregister 30, en teller 32 for å telle antall sykliske koder, en teller 36 inne i tellekrets 34 for å telle antall pakker med mislykket dekoding, og en teller 40 inne i en krets 38 for å telle antall korrigerte bit settes samtidig til null.
En synkron teller 42 med 9 bit, som nullstilles ved hver 273. bit, lastes med
272 bit ved en forkant (fremre flanke) av en intern klokke n, som tilføres fra en terminal 44 og som har en svær høy hastighet. Som et resultat av en slik lasting, settes et utgangssignal w, dvs. et nullstillingssignal fra en IKKE-OG port 46 med tre innganger (figur 2), lavt, og telleren 42 tilbakestilles til null ved forkanten av den interne klokken n. Videre tilføres dette nullstillingssignalet w til telleren 32 gjennom en IKKE port 48 som et 'øk antall' signal, slik at antallet i telleren derfor økes eller forhøyes. Videre tilføres initialiseirngssignalet a også til en RS-FF 54 (figur 2) gjennom en IKKE port 50 og en D-FF 52 som settinngangssignal, slik at RS-FF 54 settes i satt tilstand. Et invertert signal fra klokken n tilføres en OG port 56 gjennom en IKKE port 58, og det inverterte signalet fra klokken n portes med et utgangssignal fra en Q terminal på RS-FF 54. Et utgangssignal b fra OG-porten 56 tilføres syndromregisteret 30, som derved forskyves en bit mot høyre ved en fremre flanke av utgangssignalet b. Etter dette aktiveres en svitsj 60 (figur 1), og en svitsj 62 svitsjes til en terminal 62a. Som en følge av dette, lastes et kodeord av den (272,190) forkortede differansesett sykliske koden i syndromregisteret 30 fra en terminal 64 synkront med signalet b. Et signal d for å forskyve et dataregister 66 (figur 1) settes til lavt nivå av OG-porter 68 og 70 når telleren 42 viser "272", dvs. ved tidspunktet utgangssignalet w fra IKKE-OG-porten 46 med tre innganger settes lavt. Ellers har imidlertid signalet d samme bølge-form som signalet b.
Syndromregisteret 30 er i tillegg en divisjonskrets med tilbakekoplingsfunk-sjon. Syndromregisteret 30 viser en spesiell verdi forskjellig fra null etter lasting av de 272 bitene i tilfellet hvor dataene ikke er et kodeord fra (272,190)-koden. Videre er det et tilfelle hvor dataregisteret 66 konstrueres med 190 brt i samsvar med system-strukturen. I den viste utførelsesformen er imidlertid for enkelhets skyld dataregisteret 66 konstruert som et skiftregister med 272 bit. I tillegg holdes en svitsj 72 i sin åpne tilstand inntil en vellykket dekoding er bekreftet.
Før en beskrivelse av virkemåten ved telling av antall mislykket dekodede pakker ved tidspunktet dataene lastes, hvilket er et av trekkene ved den viste utførel-sesformen, beskrives telleren 32 og ROMene 74 og 76.
Telleren 32 teller opp hver gang telleren 42 viser "272". Telleren 32 er dermed i stand til å tele antall perioder i dataregisteret 66. ROM 74, som har en adresse bestemmes av en verdi i telleren 32, i samsvar med den følgende tabell 1, gir en terskelverdi e til en majoritetslogisk krets 76 i samsvar med antall perioder, et signal i som setter den majoritetslogiske kretsen 78 i aktiv tilstand gjennom en OG-port 80, og et signal o som setter en feilflaggkrets 84 i aktiv tilstand gjennom en OG-port 82.
Når tellerverdien i telleren 32 er "1", lastes data fra terminalen 64 til den feilkorrigerende dekoderen 10. Når tellerverdien i telleren 32 viser "2" - "8" utføres feilkorreksjonen. Når telleren 32 er "9" settes en svitsj 72 på slik at data etter dekod- ■ ingen føres ut av den feilkorrigerende kretsen 10 over en terminal 86. Når telleren 32 viser "10" settes et utgangssignal fra en port 90 til høyt nivå, slik at RS-FF 54 nullstilles gjennom en ELLER-port 92. Deretter fullføres dekodingen.
Videre kan man tenke seg den følgende modifikasjonen av den viste utførel-sesformen. For det første, selv om tellerverdien i telleren 32 er mindre enn "8", i et tilfelle hvor en verdi i syndromregisteret 30 er "0" og en CRC testkrets 94 finner at feilkorreksjonen er korrekt, settes et signal g som indikerer vellykket dekoding til høyt nivå på utgangen fra feilflaggkretsen 84. Derved tilbakestilles RS-FF 54 gjennom en D-FF 96, en IKKE-port 98, en OG-port 100 og ELLER-porten 92. Deretter, etter full-føring av perioden hvor signalet g settes til høyt nivå, slås svitsjen 72 på, og de dekodede dataene kan føres ut over terminalen 86.
En beregning av antall vellykket dekodede pakker ved første gangs radretningskorreksjon før kolonneretningskorreksjonen utføres foretas som følger: Ved lasting av data i dataregisteret 66, dvs. når verdien i telleren 32 er "1", settes en utgang fra en port 102 til høyt nivå, og et signal m fra en OG-port 104 med 3 innganger settes høyt. Derved settes telleren 36 i kretsen 34 for å telle antall mislykket dekodede pakker i sin aktive tilstand. Deretter sendes adressen som viser til et resultat av radretningskorreksjonen for en pakke som omfatter en bit tilført dataregisteret 66 ut fra telleren 42. Adressen h føres til flaggregisteret 20 over bryteren 18. Som svar på dette gir flaggregisteret 20 ut resultatet av radretningskorreksjonen for biten. Resultatet av radretningskorreksjonen tilføres kretsen 34 for å telle antall mislykket dekodede pakker som et signal p gjennom en IKKE-port 106. Sammen med signalet p fra radretningskorreksjonen tilføres det inverterte signalet fra klokken n, som inverteres gjennom IKKE-port 110, til en OG-port 108 i kretsen 34 for å telle antall mislykket dekodede pakker. Hvis p har høyt nivå og dermed indikerer mislykket feilkorreksjon, økes derfor telleren 36. Ved å akkumulere signalet p med høyt nivå, kan antall mislykkede pakker ved første gangs radretningskorreksjon telles. I et tilfelle hvor antall mislykket dekodede pakker ved radretningskorreksjonen er så stort at en RCO-terminal på telleren 36 settes til høyt nivå, holdes et signal q på høyt nivå av en IKKE-port 112 og en OG-port 114. Videre settes signalet q til lavt nivå hvis signalet j settes lavt, dvs., hvis radretningskorreksjon skal utføres.
Deretter, etter lasting av data, utføres feilkorreksjonen.
ROM 76 gir ut signalet c i samsvar med den følgende tabell 2. Signalet c spiller en rolle ved porting av et korreksjonssignal fra den majoritetslogiske kretsen 78 i samsvar med tre modi som omfatter en første modus for en første gangs dekoding i radretning, en andre modus for en dekoding i kolonneretning, og en tredje modus for annen gangs dekoding i radretning etter dekodingen i kolonneretning.
Som det fremgår av tabell 2, har begge signalene j og k lavt nivå i første
modus. Uavhengig av verdien i telleren 32, dvs., uavhengig av høyt eller lavt nivå på en utgang fra porten 116, vil dermed ROM 76 gi ut et signal c med høyt nivå. I tredje modus settes signalet j lavt og signalet k høyt. Hvis verdien i telleren 32 er forskjellig fra "8", dvs. hvis utgangen fra port 116 er satt til lavt nivå, vil ROM 76 gi ut signalet c med lavt nivå. Hvis verdien i teller 32 er lik "8", dvs. hvis utgangen fra port 116 er satt til høyt nivå, vil ROM 76 gi ut signalet c med høyt nivå. I tillegg, når verdien i teller 32 er lik "8", så er terskelverdien e en minimumsverdi Videre, i den andre modusen blir signalet j satt høyt, og ROM 76 gir derfor ut signalet c med lav verdi uavhengig av verdien i telleren 32. Videre har "d" i figur 2 ingenting med bestemmelsen av signalet c å gjøre. Videre sender porten 116 kun ut signal med høyt nivå når telleren 32 viser "8".
Kolonneretningskorreksjonen startes når svitsjen 60 skrus av etter lasting av 272 bits med data, og svitsjen 62 settes i forbindelse med terminalen 62b. Etter disse hendelsene settes signaler i til høyt nivå, slik at den majoritetslogiske kretsen 78, som hittil har vært holdt i en tilstand hvor den gir ut et signal med konstant lavt nivå
(ugyldig signal), aktiveres. Dermed blir det mulig å føre noe annet enn et signal med lavt nivå, i samsvar med et resultat av en majoritetsbestemmelse ved bruk av utgangen fra beregningskretsen 88 for syndromsum.
Deretter forskyves kun syndromregisteret 30 en bit mot høyre av signalet b, fordi den (272,190) forkortede differansesett sykliske koden er en kode som opprinnelig ble dannet ved å forkorte et (273,191) differansesett syklisk signal med en bit.
Ved utførelsen av kolonneretningskorreksjonen i et tilfelle hvor feilkorreksjonen er vellykket for et stort antall pakker i første modus, dvs. ved første gangs radretningskorreksjon, vil signalet q ha lavt nivå, signalet j alltid ha høyt nivå og signal c alltid ha lavt nivå. Dermed vil resultatet av dekodingen av første gangs dekoding i radretningen, som sendes ut fra flaggregisteret 20 for pakken som inneholder den korrigerte biten, tilføres en OG-port 130 gjennom en OG-port 124, en IKKE-ELLER-port 126 og en ELLER-port 128, og OGet med utgangen fra den majoritetslogiske kretsen 78. Selv om utgangen fra den majoritetslogiske kretsen 78 som indikerer feilkorreksjon er satt høyt når utgangen far flaggregisteret 20 er satt høyt, dvs. når utgangen fra flaggregisteret 20 indikerer vellykket feilkorreksjon, vil følgelig utgangen fra OG-porten 130 bli satt lavt. Dermed blir lavt nivå tilført eksklusiv ELLER-portene 122 og 132, slik at henholdsvis syndromregisteret 30 og dataregisteret 66 kun sirkuleres. Dvs. at en situasjon hvor ingen feilkorreksjon utføres kun inntreffer i tilfellet hvor flagget fra flaggregisteret 20 indikerer vellykket feilkorreksjon. Dette gjøres ved å sette utgangen fra den majoritetslogiske kretsen 78 til ugyldig (lavt nivå). Feilkorreksjon utføres kun av eksklusiv ELLER-portene 122 og 132 når utgangen fra flaggregisteret 20 har lavt nivå (mislykket korreksjon) og den majoritetslogiske kretsen 78 gir høyt nivå.
I første modus, dvs. ved første gangs radretningskorreksjon, er det i tillegg slik at siden signalet c alltid blir høyt uavhengig av utgangen fra flaggregisteret 134, så utføres korreksjonen avhengig av utgangen fra den majoritetslogiske kretsen 78 fordi svitsjen 18 er koplet til terminal 18a ved radretningskorreksjonen. I flaggregisteret 134 registreres respektive korreksjonsresultater av kolonneretningskorreksjonene med hensyn til et bittog i kolonneretningen.
På den andre siden vil feilkorreksjon i et tilfelle hvor feilkorreksjonene i et stort antall pakker mislykkes ved første gangs radretningskorreksjon, dvs. i et tilfeile med høyt nivå på signal q, være essensielt den samme som i virkemåten i tilfellet beskrevet ovenfor hvor feilkorreksjon av et stort antall pakker er vellykket. En betingelse for om dekodingen skal betraktes som vellykket eller ikke er imidlertid endret i samsvar med signalet s fra telleren 38, som teller antall korrigerte bit. Hvis et korreksjonssignal r med høyt nivå tilføres en OG-port 138 i tellekretsen 38 for antall korrigerte bit, og korreksjonssignalet r kombineres i OG-porten 138 med det inverterte signalet som fås fra klokken n gjennom IKKE-porten 136, vil telleren 40, som teller antall korrigerte bit, økes. Når antall korrigerte bit når en forhåndsbestemt verdi, settes en RCO-terminal på telleren 40, som kan telle ved kolonneretningskorreksjonen, til høyt nivå ved signalet j. Signalet s holdes høyt via en IKKE-port 140 og en OG-port 142. Følgelig holdes telleren 40 i hold-tilstand av signalet s. Feilflaggkretsen 84 endrer betingelsen for vellykket dekoding i samsvar med signalet s.
En konvensjonell feilflaggkrets er vist i figur 5. Det vises til fig. 5, hvor den konvensjonelle feilflaggkretsen bestemmer om dekodingen er vellykket eller ikke avhengig av utgangssignalet fra en null-detekterende krets 144, som gir et høyt signal når innholdet v i syndromregisteret er null, og et resultatsignal u fra CRC-testkretsen. I feilflaggkretsen 84 i den viste utførelsesformen endres imidlertid betingelsen for vellykket dekoding i samsvar med to modi for radretning og kolonneretning som vist i figur 5.
Mer spesifikt: Hvis utgangen fra syndromregisteret blir null og CRC-kretsen finner kodingen i orden, blir dekodingen ansett som vellykket i den konvensjonelle feilflaggkretsen. En slik betingelse kan imidlertid kun anvendes på radretningskorreksjonen og kolonneretningskorreksjonen i et tilfelle hvor et stort antall pakker blir de-kodet vellykket ved første gangs radretningskorreksjon. Årsaken er som følger.
Ved utførelse av kolonneretningskorreksjon etter den første radretningskorreksjonen hvor dekoding av et stort antall pakker er mislykket, blir signalet q satt høyt. Hvis antall korrigerte bit ved kolonneretningskorreksjonen blir større enn en forhåndsbestemt verdi, blir så signalet s satt høyt, slik at utgangen fra IKKE-OG kretsen 146 blir satt lavt. Selv om de konvensjonelle betingelsene for vellykket dekoding så-ledes er tilfredsstilt, bedømmes følgelig likevel dekodingen som mislykket av en OG-port 148 med 3 innganger. I tillegg er det tilveiebrakt en D-FF 150 for å forhindre at signalet g, som signaliserer vellykket dekoding, blir satt til høyt nivå ved lasting av data eller ved tidspunktet CRC-kretsen blir tilbakestilt i hver periode (syklus).
Ved utførelse av radretningskorreksjonen lagres videre signalet g i en bit av flaggregisteret 20 for feilkorreksjonen i radretning som svarer til en pakke (pakke),
hvor feilkorreksjonen utføres etter dekodingsoperasjonen er fullført. Ved utførelse av kolonneretningskorreksjonen lagres signalet g i en bit i flaggregisteret 134 for kolonneretningskorreksjonen som svarer til en kolonne, hvor feilkorreksjonen utføres etter dekodingsoperasjonen er fullført.
I det følgende beskrives CRC-testkretsen 94. Når utgangssignalet w fra IKKE-OG-porten 46 med tre innganger blir lavt, blir et utgangssignal t fra OG-porten 118 også lavt, slik at CRC-testkretsen 94 nullstilles ved en fremre flanke av signalet t. CRC-testkretsen 94 som nullstilles på denne måten av signalet t henter ved feilkorreksjon data fra EKSKLUSIV-ELLER-kretsen 122 i løpet av periode hvor utgangssignalet f fra en komparator 120 er satt høyt, dvs. i løpet av en periode hvor verdien i telleren 42 indikerer "0"-"189" for å teste data. Når CRC-testkretsen 94 avgjør at dataene er korrekte, fører den signalet u med høyt nivå til feilflaggkretsen 84.
Annen gangs radretningskorreksjon etter kolonneretningskorreksjonen, som er et av trekkene ved den foreliggende oppfinnelsen, endres ikke fra kolonneretningskorreksjonen i en basisoperasjon unntatt i de følgende tilfellene.
Mer spesifikt settes først svitsjen 18 til terminal 18b, slik at korreksjonsresultatet for kolonneretningen som er lagret i flaggregisteret 134 som et flagg som føres ut fra en port 152. Avhengig av korreksjonsresultatet blir korreksjonssignalet r ut fra den majoritetslogiske kretsen 78 kontrollert. I dette tilfellet er andre gangs radretningskorreksjon forskjellig fra kolonneretningskorreksjonen. Videre er andre gangs radretningskorreksjon forskjellig fra de tilfellene hvor tellekretsen 34 for antall mislykket dekodede pakker er inaktiv, og hvor signalet c settes høyt ved en siste periode av korreksjonen ved et tidspunkt hvor terskelverdien er "9", og følgelig hvor en feilkorreksjon utføres uten å referere til det forutgående korreksjonsresultatet (flaggregister 134).
I tillegg utføres første gangs radretningskorreksjon som en konvensjonell feilkorreksjon. Signalet c settes alltid høyt, og følgelig påvirkes ikke utgangssignalet fra den majoritetslogiske kretsen 78.
Virkemåten til den feilkorrigerende dekoderen 10 blir i det følgende nærmere beskrevet med referanse til figurene 6 til 8.
Det vises først til figur 6, som illustrerer kolonneretningskorreksjon i et tilfelle hvor antall mislykket dekodede pakker ved første gangs radretningskorreksjon er lavt.
Som vist i figur 6, er signalet c alltid lavt i dette tilfellet. Følgelig utføres feilkorreksjonen med referanse til korreksjonsresultatet lagret i flaggregisteret 20. Den majoritetslogiske kretsen 78 er aktivert av signalet i, og utgangssignalet med høyt nivå som indikerer korreksjonen, g som føres ut fra den majoritetslogiske kretsen 78, blir ført gjennom en OG-port 130 sammen med utgangssignalet fra korreksjonsresultatet fra flaggregisteret 20. Som et resultat blir korreksjonssignalet r, som indikerer korreksjonen, satt høyt på utgangen, og telleren 40 i tellekretsen 38 som teller antall korrigerte bit økes med en.
Videre aktiveres telleren 36 i kretsen 34, som teller antall mislykket konver-terte pakker, av signalet m. Telleren 36 teller antall flagg som markerer mislykket resultat fra flaggregisteret 20, dvs. antall mislykket dekodede pakker. I tilfellet vist i figur 6, er en total tellerverdi i telleren 36 lik eller lavere enn en forhåndsbestemt verdi, og signalet q tilføres derfor feilflaggkretsen 84 som lavt nivå. I den viste utførel-sesformen er terskelverdien for antall vellykkede pakker satt til "64", og den forhåndsbestemte verdien satt til "209" (="273" - "64"). Hvis derfor verdien i telleren 36 er mindre enn eller lik "209", er antall vellykket dekodede pakker større enn 64, og signalet q settes lavt på utgangen.
I tilfellet vist i figur 6, er betingelsen at tellerverdien er mindre enn eller lik "209" tilfredsstilt fordi tellerverdien er "120". Frekvensen av feilaktig korreksjoner som oppstår ved kolonneretningskorreksjon blir dermed lav. I løpet av en behandlingsper-iode indikert av signalet o i feilflaggkretsen 84, som tilsvarer den konvensjonelle kretsen, blir testingen av data følgelig utført i henhold til signalet v fra syndromregisteret 30 og testresultatsignalet u fra CRC-testkretsen 94.1 et slikt tilfelle er hele innholdet i
syndromregisteret 30 satt til null, og testresultatsignalet u som indikerer korrekte data sendes ut fra CRC-testkretsen 94. Følgelig settes signalet g høyt på en utgang fra
feilflaggkretsen 84 for å indikere vellykket dekoding. Deretter lagres det dekodede signalet. Det er i tillegg mulig å vurdere om antall vellykket dekodede pakker er større enn eller lik den forhåndsbestemte verdien eller ikke ved å telle antall vellykket dekodede pakker direkte uten å telle antall mislykket dekodede pakker.
Det vises nå til figur 7, hvor kolonneretningskorreksjon i et tilfelle hvor antall mislykket dekodede pakker er høyt etter første gangs radretningskorreksjon blir nærmere beskrevet.
Som vist i figur 7, er korreksjonssignalet r satt høyt, og indikerer påkrevd korreksjon, på samme måte som i figur 6. Signalet tilføres kretsen 38, som teller antall korrigerte bit. Når telleren 40 tilføres signalet r økes tellerverdien.
Videre aktiveres telleren 36 i kretsen 34, som teller antall mislykket konver-terte pakker, av signalet m. Telleren 36 teller antall pakker hvor dekodingen mislykkes ved første gangs radretningskorreksjon. I det viste tilfellet blir verdien i telleren 36 "210". Følgelig overstiger verdien i telleren 36 den forhåndsbestemte verdien "209", og tilføres signalet q med høyt nivå til feilflaggkretsen 84. Deretter endrer feilflaggkretsen 84 tilstanden for vellykket dekoding avhengig av signalet s fra kretsen 38, som teller antall korrigerte bit.
Mer spesifikt endres tilstanden for vellykket dekoding avhengig av om telleren 40 i kretsen 38, som teller antall korrigerte bit, viser en tellerverdi som er større enn
eller lik en forhåndsbestemt verdi. Den forhåndsbestemte verdien kan da f eks settes til "16" ved kolonneretningskorreksjonen. Hvis telleren 40 derfor teller en verdi større enn eller lik "16", avgjøres at dekodingen mislyktes, og hvis telleren viser mindre enn "16" utføres behandlingen i samsvar med signalet v og signalet m.
I tilfellet vist i figur 7, er betingelsen at tellerverdien er større enn eller lik "16" tilfredsstilt fordi tellerverdien er "16". Dekodingen bedømmes derfor å være mislykket, og følgelig settes signalet g lavt på utgangen. Hvis verdien i teller 40 i feilflaggkretsen 84 er mindre enn "16", foretas test av data som i tidligere kjent teknikk. I tillegg settes den forhåndsbestemte verdien til f eks "16" ved kolonneretningskorreksjonen. Den forhåndsbestemte verdien kan imidlertid settes lik "14" for eksempel ved utførelsen av radretningskorreksjonen med hensyn til et kodeord som ikke har gode feilkorreksjonsegenskaper som f eks CRC-koden.
I det følgende beskrives annen gangs radretningskorreksjon etter kolonneretningskorreksjon med referanse til figur 8.
I figur 8 har signalet c lavt nivå inntil tidspunktet hvor terskelverdien e tilført den majoritetslogiske kretsen 78 når en forhåndsbestemt verdi. Den forhåndsbestemte verdien av terskelverdien e er en minimumsverdi, dvs. f.eks. "9". I den viste utførelsesformen er derfor signalet c satt til lavt nivå fra et tidspunkt hvor terskelverdien er "15" til et tidspunkt hvor terskelverdien er "10". I dette tilfellet refereres det til dekodingsersultatet fra kolonneretningen lagret i flaggregisteret 134, og en fremgangsmåte tilsvarende den vist i figur 6 eller 7 utføres. Antall korrigerte bits telles av tellekretsen 38.
Hvis terskelverdien e når minimumsverdien, dvs. "9" i den viste utførelsesfor-men, eller med andre ord hvis signalet c settes høyt, i den siste perioden, vil dekod-ingsresultatet i flaggregisteret 134 ikke referert til. Derfor tilføres korreksjonssignalet r som indikerer nødvendigheten av korreksjon, og som settes av den majoritetslogiske kretsen 78, umodifisert til kretsen 38 som teller antall korrigerte bit, og telleren 40 økes med en. Deretter testes data på samme måte som i tidligere kjent teknikk i feilflaggkretsen 84 i løpet av en periode indikert av signalet o. Hvis dekodingen er vellykket, settes signalet g høyt. Deretter lagres de vellykket dekodede data.
I samsvar med den ovenfor beskrevne feilkorrigerende dekoderen 10, er det mulig å redusere sannsynligheten for feilaktig korreksjon med en kretsskala mindre enn den i tidligere kjent teknikk. Videre er det mulig å minske feilraten og øke muligheten for vellykket feilkorreksjon, fordi feilaktig korreksjon forhindres.
Mer spesifikt: i den majoritetslogiske fremgangsmåten for dekoding som benyttes i den feilkorrigerende dekoderen 10 for den (272,190) forkortede differansesett sykliske koden, påvirkes syndromregisteret 30 av korreksjonen av biten som vurderes. I et tilfelle hvor korreksjonen videre anvendes av den majoritetslogiske bestemmelsen på en bit som er bestemt å være korrekt, blir derfor påvirkningen fra en slik feilaktig korreksjon overført til de etterfølgende bits. Ved å fjerne biten som er bestemt å være korrekt fra bitene som skal korrigeres, blir derfor muligheten for feilkorreksjon klart forbedret.
Hvis det derfor bestemmes, ved å referere til resultatet av første gangs radretningskorreksjon på tidspunktet en kolonneretningskorreksjon skal utføres, at en bit ble vellykket korrigert ved første gangs radretningskorreksjon, er det derfor mulig å fjerne denne biten fra bitene som skal gjennomgå kolonneretningskorreksjon. Årsaken til at korreksjonsresultatet fra første gangs radretningskorreksjon er som følger: I datastrukturen til den mobile, multipleksede FM-kringkastingen, legges CRCen på 14 bit til radretningspakken. Derfor blir mulighetene for feilkorreksjon ved radretningskorreksjonen svært stor sammenliknet med mulighetene for feilkorreksjon i kolonneretningen. CRC er en av flere mulige koder, eller kombinasjoner av koder som gir store muligheter for feilkorreksjon. I et slikt tilfelle, hvis resultatet av kolonneretningskorreksjonen refereres til betingelsesløst ved utførelse av annen gangs radretningskorreksjon, er det en mulighet for at sjansene for vellykket feilkorreksjon reduseres. Når annen gangs radretningskorreksjon skal utføres, er det derfor umulig å referere til resultatene fra kolonneretningskorreksjonen.
For å undertrykke svekkelsen av feilraten som forårsakes av påvirkning fra feilaktig korreksjon i kolonneretningskorreksjonen, er det nødvendig å redusere frekvensen av feilaktig korreksjon i kolonneretningskorreksjonen, eller det er nødvendig å utføre annen gangs radretningskorreksjon etter kolonneretningskorreksjon ved på forhånd å ta hensyn til at noe feilaktig korreksjon foretas ved kolonneretningskorreksjonen.
Det foregående benytter et enkelt prinsipp: når antall feilbit forårsaket av støy blir større, inntreffer feilaktig korreksjon hyppig. Sammenliknet med et tilfelle hvor feilkorreksjonen for pakker over 100 er vellykket ved første gangs radretningskorreksjon, blir for eksempel frekvensen av feilaktig korreksjon ved kolonneretningskorreksjon svært stor i et tilfelle hvor feilkorreksjon for noen få eller noen pakker er vellykket ved første gangs radretningskorreksjon. I et tilfelle hvor antall vellykkede pakker ved første gangs radretningskorreksjon er lite, er det derfor nødvendig å benytte en feilkorreksjon smetode hvor feilaktig korreksjon ikke påvirker kolonneretningskorreksjonen.
Som fremgangsmåte for å unngå at feilaktig korreksjon påvirker kolonneretningskorreksjonen, som vist i de ovenfor beskrevne utførelsesformene, er en fremgangsmåte hvor det tas hensyn til at feilaktig korreksjon inntreffer når antall korrigerte bit i den majoritetslogiske fremgangsmåten er stort, effektiv.
En slik fremgangsmåte er basert på det faktum at selv om feilkorreksjonen er vellykket, skal den betraktes som om feilkorreksjonen er vellykket på grunn av feilaktig korreksjon, fordi et kodeord hvor antall korrigerte bit er stort, opprinnelig er langt fra et virkelig kodeord. I tilfellet hvor antall vellykket dekodede pakker ved første gangs radretningskorreksjon er stort, er det imidlertid unødvendig å benytte en slik fremgangsmåte. Fordi biten som ble vellykket korrigert ved første gangs radretningskorreksjon ikke endres ved kolonneretningskorreksjonen i et tilfelle hvor kolonneretningskorreksjon utføres med referanse til korreksjonsresultatene fra første gangs radretningskorreksjon, blir muligheten for at feilkorreksjonen er feilaktig liten.
I tillegg kan endringen av betingelsen for vellykket dekoding avhengig av antall korrigerte bit anvendes i en dekoder for en kode som ikke er en produktkode, men som kan dekodes ved majoritetslogikk. I et tilfelle hvor antall korrigerte bit er høyt i f eks ettekst-TV system, kan sannsynligheten for feilaktig korreksjon reduseres ved å betrakte korreksjonen som mislykket.
På den andre siden, i den siste fremgangsmåten, dvs. i en fremgangsmåte
hvor annen gangs radretningskorreksjon etter kolonneretningskorreksjon utføres ved å anse korreksjoner utført ved kolonneretningskorreksjon som feilaktige, utføres dekodingen ved å anta på forhånd at noe feilaktig korreksjon inntreffer ved kolonneretningskorreksjonen, og at feilkorreksjonen er vellykket eller mislykket avhengig av andre bit. I en slik fremgangsmåte for dekoding, er det et tilfelle hvor antall "1"-ere i innholdet i syndromregisteret 30 er litt større enn halve innholdet av syndromregisteret 30. Dette skyldes at andre feilbit påvirker biten som er feilaktig korrigert (dvs. biten som ikke feilkorrigeres fordi den betraktes som korrekt selv om den faktisk kan være feil), og inntreffer like etter starten av feilkorreksjonen. For biten som er bedømt å være feilfri av kolonneretningskorreksjon, og som faktisk er feilfri, er det videre
mange tilfeller hvor antall "1"-ere i syndromsummen tilført den majoritetslogiske kretsen 78 overstiger halvparten av antall syndromsummer på 17 (sytten). Disse krysser hverandre ortogonalt på startbiten. I et slikt tilfelle er det umulig å skille mellom biten som er feilaktig korrigert og biten som faktisk er korrekt. Derfor utføres feilkorreksjonen ved å maskere slike bit. Dvs. at feilkorreksjonen utføres ved å referere til korreksjonsresultatet som er lagret i flaggregisteret 34. Årsaken til at feilkorreksjonen kan utføres ved å referere til flaggregisteret 134, er at sannsynligheten for at biten som påtrykkes kolonneretningskorreksjonen er korrekt enn sannsynligheten for feilaktig korreksjon av (272,190)-koden ved kolonneretningskorreksjonen. I tillegg mislykkes annen gangs radretningskorreksjon i tilfellet hvor den siste sannsynligheten er større enn den første sannsynligheten.
I tilfelle en slik fremgangsmåte benyttes og feilkorreksjonen utføres på normal måte, øker antall "1"-ere i syndromsummene med hensyn til de feilaktig korrigerte bits blir større, etterhvert som de andre bitene utsettes for feilkorreksjon. Dvs. at i feil-korreksjonsmetoden hvor feilkorreksjon utføres ved å la dataregisteret 66 sirkulere gjentatte ganger, som f eks en fremgangsmåte for dekoding med variabel terskelverdi, så økes muligheten for å spesifisere de feilaktig korrigerte bitene. Tilsvarende kan de feilaktig korrigerte bitene glatt korrigeres ved å fjerne maskeringsfunksjonen beskrevet ovenfor etter at dataregisteret er gjennomløpt noen ganger. I tillegg, selv om en bit som faktisk er korrekt skulle bli korrigert ved en slik fremgangsmåte, er det mulig å anse feilkorreksjonen ved CRC i den aktuelle pakken er mislykket, og følge-lig blir sannsynligheten for feilaktig korreksjon svært liten. Selv om det i tidligere kjent teknikk var umulig å utføre feilkorreksjon tilfredsstillende i et tilfelle hvor antall feilbit, er det mulig å korrigere et større antall feilbit i følge den ovennevnte utførelses-formen.
Det er klart at den foreliggende oppfinnelsen kan anvendes i et overførings-system hvor rammestrukturen omfatter kode som utgjøres av produktkoden som benytter en eller to typer feilkorrigerende kode som kan dekodes ved hjelp av majoritetslogiske fremgangsmåter, og hvor sannsynligheten for feilaktig korreksjon ved radretningskorreksjonen er mye mindre enn sannsynligheten for feilaktig korreksjon ved kolonneretningskorreksjonen.
Videre kan den foreliggende oppfinnelsen anvendes i et overføringssystem hvor rammestrukturen omfatter kode som utgjøres av produktkoden som benytter en eller to typer feilkorrigerende kode som kan dekodes ved hjelp av majoritetslogiske fremgangsmåter, og hvor sannsynligheten for feilaktig korreksjon ved kolonneret-ningskorreksjonskoden er mye mindre enn sannsynligheten for feilaktig korreksjon ved radretningskorreksjonskoden.
I den ovenfor beskrevne utførelsesformen benyttes CRC som kode eller kombinasjon av koder med stor mulighet for feilkorreksjon. Paritets-bit eller Berger-kode kan imidlertid også benyttes.
Selv om den foreliggende oppfinnelsen er beskrevet og vist i detalj, er det klart at dette er kun ment som illustrasjoner og eksempler, som ikke skal tolkes be-grensende. Den foreliggende oppfinnelsens ånd og idé begrenses kun av vilkårene i de vedføyde kravene.

Claims (6)

1. Fremgangsmåte ved feilkorrigering i en dekoder (10) som dekoder en kode, karakterisert ved ved at den omfatter de trinn: - å la majoritetslogiske midler (78) mate ut et feilkorrigeringssignal når en feilkorreksjon av en bit i koden er nødvendig, og - å la tellemidler (38) telle antallet bit som er feilkorrigert på basis av feilkorreksjonssignalet, idet feilkorreksjonen anses mislykket når en telleverdi fra tellemidlet er større enn en første fastsatt verdi.
2. Fremgangsmåte ved feilkorrigering ifølge krav 1, karakterisert ved at dekoderen benyttes i en FM-multiplekset kringkastings-mottaker og at den utfører en radretningskorreksjon og en kolonneretningskorreksjon, idet en teller (40) i tellemidlet bare kan inkrementeres av feilkorreksjonssignalet når det utføres en kolonneretningskorreksjonen.
3. Feilkorrigerende dekoder (10) som utfører en feilkorreksjon i en første retning for hver pakke som har feilkorreksjonskoder samt omfatter en produktkode, og en feilkorreksjon i en andre retning for hver sykliske kode som danner en produktkode i denne rekkefølge, karakterisert ved at den feilkorrigerende dekoder videre omfatter: - et første flaggregister (20) som lagrer et første flagg som indikerer resultatet av en feilkorreksjon i den første retningen, - majoritetslogiske midler (78) som mater ut et feilkorreksjonssignal når en feilkorreksjon av hver av bitene i de sykliske kodene er nødvendig for feilkorreksjonen i den første retningen, og - midler (124,126,128,130) som erklærer feilkorrigeringssignalet som mates ut fra det majoritetslogiske middelet, for å være hoversakelig ugyldig dersom det første flagget indikerer at feilkorreksjonen i den første retningen er vellykket.
4. Feilkorrigerende dekoder ifølge krav 3, karakterisert ved at invalideringsmidlene omfatter en portkrets (130) for å signalutvelge feilkorreksjonssignalet som respons til det første flagget.
5. Feilkorrigerende dekoder ifølge krav 3 eller 4, karakterisert ved at den videre omfatter: - første tellermidler (34) for å telle antall pakker som har gjennomgått en mislykket feilkorreksjon i den første retningen, og - andre tellermidler (38) for å telle antall bit som er blitt feilkorrigert på basis av feilkorrigeringssignalet fra feilkorreksjonen i den andre retningen, idet feilkorreksjonen i den andre retningen anses mislykket når en telleverdi i de første tellermidlene er større enn en andre forhåndsbestemt verdi, og når en telleverdi i de andre tellermidlene er større enn eller lik en tredje forhåndsbestemt verdi.
6. Feilkorrigerende dekoder ifølge krav 3, der den andre feilkorreksjonen utføres på nytt etter feilkorreksjonen i den andre retningen, idet den feilkorrigerende dekoderen er karakterisert ved at den ytterligere omfatter: - et andre flaggregister (134) som lagrer et andre flagg som indikerer resultatet av en feilkorreksjon i den andre retningen, og - fastsettelsesmidler (88) for å fastsette en variabel terskelgrense i de majoritetslogiske midlene, idet de majoritetslogiske midlene bestemmer om en bit skal utsettes for feilkorreksjon i den andre retningen eller ikke med referanse til det andre flagget dersom den variable terskelgrensen er større enn eller lik en fjerde fastsatt verdi, og uten referanse til det andre flagget dersom den variable terskelverdien er mindre enn en fjerde fastsatt verdi.
NO19952062A 1994-05-25 1995-05-24 Dekoder med feilkorreksjon NO316901B1 (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6110798A JP2970994B2 (ja) 1994-05-25 1994-05-25 誤り訂正復号回路

Publications (3)

Publication Number Publication Date
NO952062D0 NO952062D0 (no) 1995-05-24
NO952062L NO952062L (no) 1995-11-27
NO316901B1 true NO316901B1 (no) 2004-06-21

Family

ID=14544919

Family Applications (1)

Application Number Title Priority Date Filing Date
NO19952062A NO316901B1 (no) 1994-05-25 1995-05-24 Dekoder med feilkorreksjon

Country Status (5)

Country Link
US (1) US5745506A (no)
JP (1) JP2970994B2 (no)
FR (1) FR2720528B1 (no)
NO (1) NO316901B1 (no)
SE (1) SE517805C2 (no)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562544B2 (ja) * 1996-08-13 2004-09-08 ソニー株式会社 復号化装置および復号化方法
JPH11112358A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd データの誤り訂正方法及び誤り訂正装置
EP1146515A1 (en) * 1998-02-25 2001-10-17 Matsushita Electric Industrial Co., Ltd. High-speed error correcting apparatus with efficient data transfer
JP3530388B2 (ja) * 1998-07-22 2004-05-24 三洋電機株式会社 符号誤り訂正装置
US6260082B1 (en) * 1998-12-23 2001-07-10 Bops, Inc. Methods and apparatus for providing data transfer control
US20030079161A1 (en) * 2001-10-22 2003-04-24 Verboom Johannes J. Optimized data storage system and method for optical storage system
US20040059992A1 (en) * 2002-06-17 2004-03-25 Tan Keng Tiong Methods of optimizing the decoding of signals based on a complete majority logic representation
EP1416660A1 (en) * 2002-10-31 2004-05-06 Alcatel Improved FEC decoder and method
JP3930446B2 (ja) * 2003-03-13 2007-06-13 株式会社東芝 半導体装置
JP4908083B2 (ja) * 2006-06-30 2012-04-04 株式会社東芝 メモリコントローラ
WO2009137754A2 (en) * 2008-05-08 2009-11-12 Augusta Technology Usa, Inc. Snr-based variable-threshold majority-logic decorder
US20100169742A1 (en) * 2008-12-29 2010-07-01 Texas Instruments Incorporated Flash memory soft error recovery
JP5364737B2 (ja) * 2011-02-15 2013-12-11 株式会社東芝 誤り訂正復号装置及び受信システム
US11934267B1 (en) 2022-08-28 2024-03-19 Micron Technology, Inc. Data inversion and unidirectional error detection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404674A (en) * 1981-07-10 1983-09-13 Communications Satellite Corporation Method and apparatus for weighted majority decoding of FEC codes using soft detection
US4630271A (en) * 1983-01-20 1986-12-16 Nippon Hoso Kyokai Error correction method and apparatus for data broadcasting system
JPS59224926A (ja) * 1983-06-03 1984-12-17 Sony Corp 多数決回路
US4653051A (en) * 1983-09-14 1987-03-24 Matsushita Electric Industrial Co., Ltd. Apparatus for detecting and correcting errors on product codes
JP2740163B2 (ja) * 1986-04-23 1998-04-15 ソニー株式会社 データ伝送方法及びデータ記録媒体
JPS6462027A (en) * 1987-09-01 1989-03-08 Nippon Conlux Co Ltd Error correcting circuit
JPH06120843A (ja) * 1992-10-01 1994-04-28 Fujitsu Ten Ltd 差集合巡回符号による積符号の復号装置
JP3311463B2 (ja) * 1994-02-25 2002-08-05 三洋電機株式会社 誤り訂正装置

Also Published As

Publication number Publication date
FR2720528A1 (fr) 1995-12-01
FR2720528B1 (fr) 1996-12-20
SE9501947D0 (sv) 1995-05-24
NO952062D0 (no) 1995-05-24
NO952062L (no) 1995-11-27
JPH07321669A (ja) 1995-12-08
US5745506A (en) 1998-04-28
JP2970994B2 (ja) 1999-11-02
SE9501947L (sv) 1996-03-22
SE517805C2 (sv) 2002-07-16

Similar Documents

Publication Publication Date Title
NO316901B1 (no) Dekoder med feilkorreksjon
WO1990010905A1 (en) Programmable error correcting apparatus within a paging receiver
US20230274750A1 (en) Multi-mode channel coding
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
JPH10107650A (ja) 誤り検出回路および誤り訂正回路
US5426653A (en) Method and apparatus for performing error correction on a signal received by a radio communication device
US20040049726A1 (en) Error detection system for a FIFO memory
NO317595B1 (no) Gjenopprettingskrets for rammesynkronisering
EP1441460A1 (en) Impulse noise suppression device
EP3477478A1 (en) Memory architecture including response manager for error correction circuit
JPS61262333A (ja) デジタル情報信号の同期方法および同期装置
US7543218B2 (en) DVD decoding method and apparatus using selective po-correction
JP3554715B2 (ja) 誤り検出装置
SE515390C2 (sv) Anordning för felkvotsmätning
JPH05284044A (ja) ランダムエラーおよびバーストエラー訂正が行われる伝送装置、受信機、デコーダおよびビデオホーン
US6381723B1 (en) Error correction device for correcting error in input symbol string
JPH05260021A (ja) 通信制御方式
JPS6160618B2 (no)
KR100259296B1 (ko) 오류정정 방법
KR880012030A (ko) 데이타 수신장치
JPH05260022A (ja) 通信制御方式
JPH06326689A (ja) Fm多重放送受信機
JPS62219833A (ja) 適応復号型符号伝送方式
JPH07226688A (ja) 誤り訂正復号装置
JP2721752B2 (ja) 誤り制御方法

Legal Events

Date Code Title Description
MK1K Patent expired