NO172619B - Fremgangsmaate til aa sammenfatte et digitalt billedsignal og tre digitale smalbaandsignaler til et 139 264-kbit/s-signal - Google Patents

Description

Oppfinnelsen angår en fremgangsmåte til å sammenfatte et digitalt billedsignal og tre digitale smalbåndsignaler til et 139 264-kbit/s-signal og omvendt, som angitt i den innledende del av patentkrav 1, samt et multipleksapparat og et demultipleksapparat til gjennomførelse av denne fremgangsmåte.

Fra DE-OS 32 30 943 Al er der kjent et system som tjener til digital overføring av video- resp. billedtelefonsignaler, og som arbeider med en bitrate av 139 2 64 kbit/s, og hvor det ana-loge billedsignal kodes på en bitrate av 135 000 kbit/s og sammen med smalbåndsignalet overføres på basis av et 64 kbit/s-raster ved hjelp av synkron-multipleksere resp. -demultipleksere. Til formålet må der være installert et synkront nett.

Fra DE-OS nr. 3 213 534 Al er det dessuten kjent et tidsmul-tiplekssystem med en bittaktfrekvens på 139,264 MHz for overførings- og formidlingsoppgaver i et integrert, digitalt bredbåndsnett. En ramme i dette system består av 68 spalter og 32 linjer som inneholder 2176 tidsluker, hver med 40 bit. Den første tidsluke rommer et synkroniseringsord.

1 henhold til DE-OS nr. 3 229 399 Al er det kjent en lignende

ramme til overføring av et levende bilde på 135,000 Mbit/s og

2 PCM3 0-systemer bestående av 34 vannrett anordnede linjer og

av 34 loddrett anordnede spalter. I tidslukene med like tall 0,2,4,6 i 33. spalte blir det overført et første PCM30/l-system og i tidslukene med oddetall 1,3,5,7... i denne spalte overføres et annet PCM30/2-system. Dessuten blir rammesynkroni-seringsordet overført i en ved differansen mellom 13 5,168

Mbit/s og 135,000 Mbit/s tiloversblivende tidsluke i spalte 0/linje 0.

Et eldre forslag (DE patentsøknad nr. P 3 4 45 355.5) angår allerede en sammenfatning av tilsvarende plesiokrone signaler til et 139 2 64-kbit/s-digitalsignal. Ved denne fremgangsmåte blir 1024-kbit/s-signal og et 2048-kbit/s-signal sammenfattet via en første multiplekser og det således dannede mellom-multi-plekssignal i en annen multiplekser multiplekset med et 135015,625-kbit/s-signal og med et signal som har en bitrate av 237 kbit/s. Pulsrammen for mellommultiplekseren har en lengde av 3320 bits, og pulsrammen for 139264-kbit/s-signalet er inndelt i fire avsnitt.

En positiv utsluttingsmetode som tjener til sammenfatning av plesiokron- og digitalsignaler, er beskrevet i tidsskriftet "telecom report", 3(1980)4, side 344-352. Bitraten 139 264 kbit/s og en tilhørende pulsramme stammer fra CCITT-rekomman-dasjon G.751 i "CCITT Yellow Book", vol. III, Fascicle III.3, "Digital Net-works - Transmission Systems and Multiplexing Equipment", Geneve, 19 81, side 14 7.

Oppfinnelsen oppgave er å gi anvisning på en fremgangsmåte

som likeledes tjener til sammenfatning av et plesiokront digitalt billedsignal med plesiokrone smalbåndsignaler, og som kan gjennomføres på enklere måte, og hvor der kan reageres ras-kere på et utfall av rammemarkeringsordet.

Denne oppgave løses ifølge oppfinnelsen ved de tiltak som er angitt i patentkrav 1.

Den valgte avsnittstruktur har den fordel at innføyelsen av

de ekstra biter i billeddatastrømmen ved multiplekseren kan skje på enkel måte ved hjelp av skiftregister. Ved demultiplekseren kan der gjennomføres en gunstig hastighetstransforma-sjon først til en fjerdedel og deretter til en tiendedel av grunnrammefrekvensen.

En gunstig utformning av den flerdobbelte ramme er angitt i patentkrav 2. Ved den valgte struktur av den flerdobbelte ramme behøves liten lagerdybde.

Videre er det gunstig om utsluttingsinformasjonen for billedsignalet overføres i syttende, trettitredje og førtiniende avsnitt og sekstifemte avsnitt er reservert for overføring av utsluttingsbiten. Dermed lar de tellerkjeder som behøves i herreklokkene, seg realisere enkelt og til gunstig pris. Av samme grunn er også antallet på ialt 48 biter i syttitredje avsnitt sammenholdt med de 40 biter i de foregående avsnitt gunstig for utfylling av grunnrammen, siden 40:8 forholder seg som 10:12 og der kan benyttes vanlige tellere.

En større sikkerhet mot feilsynkronisering fås dersom hvert 6-bitrammemarkeringsord blir overført i invertert form.

For gjennomførelse av fremgangsmåten ifølge oppfinnelsen er

det gunstig å anvende et multipleksapparat i samsvar med patentkrav 5 og et demultipleksapparat i samsvar med patentkrav 6'. Med programmerbare leselagre (PROM) i første multiplekser og/eller i annen demultiplekser blir det enkelt å styre taktene for de flerdobbelte rammer.

I det følgende vil oppfinnelsen bli nærmere belyst ved utførel-seseksempler.

Fig. 1 viser den valgte billedramme.

Fig. 2 viser den valgte flerdobbelte ramme.

Fig. 3 viser grunnrammen for 139 264-kbit/s-signalet.

Fig. 4 viser et multipleksapparat.

Fig. 5 viser et demultipleksapparat, og

fig. 6 viser en demultiplekser innsatt i dette apparat.

Fig. 1 viser en billedramme B som har en lengde av 8646 biter og begynner med et 6-bits rammemarkeringsord (Rahmenkennungs-wort") RKW2 etterfulgt av 8640 bits billeddata BD. Fig. 2 viser en flerdobbelt ramme V med en lengde av 680 biter og med 10 underrammer Ul til UIO, hver med en lengde av 68 biter. Disse inneholder flerdobbelt ramme-data VD1 til VD68.D2D betegner data hos det annet digitalsignal D2a, D3D betegner data hos tredje digitalsignal D3a, D4D betegner data hos fjerde digitalsignal D4a, SI betegner utsluttingsinformasjon for disse digitalsignaler, to ganger SB4 betegner et 8-bitsutsluttings-ord for fjerde digitalsignal D4a, og SB betegner mulige utsluttingsbiter for annet og tredje digitalsignal (D2a,D3a).

Underrammen Ul inneholder et 8-bits-rammemarkeringsord RKW3, bitdata D2D og 40 bitdata D3D. Underrammen U2 inneholder 11+10 bitdata D2D og 24+19 bitdata D3D samt fire bitdata D4D. Under-

rammen U3 inneholder 16+5 bitdata D20 og 33+10 bitdata D3D

samt fire bitdata D4D. Underrammen U4 inneholder 17+5 bitdata D2D og 32+11 bitdata D3D samt tre bit av utsluttingsinformasjon SI. Underrammen U5 inneholder 18+4 bitdata D2D og 35+8 bitdata

D3D samt tre bit utsluttingsinformasjon SI. Underrammen U6 inneholder 17+8 bitdata D2D og 26+18 bitdata D3D samt tre bit av utsluttingsinformasjonen SI. Underrammen U7 inneholder 11+10 bitdata D2D og 22+21 bitdata D3D samt første halvpart av det utsluttbare 8-bits kodeord SB4. Underrammen U8 inneholder 8+13 bitdata D2D og 17+26 bitdata D3D samt annen halvpart av det utsluttbare 8-bits kodeord SB4. Underrammen U9 inneholder 16+7 bitdata D2D og 29+14 bitdata D3D samt to utsluttbare biter SB. Underrammen UIO inneholder sluttelig 23 bitdata D2D og 45 bitdata D3D.

Fig. 3 viser en grunnramme G med 2928 biter for 139-kbit/s-signalet. Den inneholder avsnitt Al til A73 hvorav avsnittene Al til A72 inneholder 4 0 bits hver og avsnittet A73 omfatter

48 biter. Avsnitt Al inneholder først et 12 bits rammemarkeringsord RKW1 og et 4 bits meldeord MW samt deretter 24 bits billeddata BD. I første tidsluke i hvert av avsnittene A2 til A73

er innføyet flerdobbelt-rammedata VDl til VD6 8, tre ganger utsluttingsinformasjonen hos billedsignalet SlB og en gang en utsluttingsbit SBB hos billedsignalet Dia. Videre er der i avsnittene A2 til A72 ytterligere innføyet 39 bit billeddata BD og i avsnitt A73 47 bit billeddata BD.

Det multipleksapparat i samsvar med oppfinnelsen som er vist

på fig. 4, har en inngang 1 i form av en 10-bit-buss for billedsignalet Dia, en takttilpasning 2 med et elastisk lager 3 og med en fasekomparator 4, en 10-bits-buss 7, parallell-seriell-omformere 8 og 10, multipleksere 14 og 20, en hovedklokke 24, en binær/CMI-omformer 28, en grunngenerator 29 og en utgang 30.

Over inngangen 1 blir der med innskrivningstakten t_ med frek-vensen 13,5 MHz ved inngangen 5 innskrevet et billedsignal Dia. Dette blir ved tilslutningen 6 utlest fra det elastiske lager 3 med utlesningstakten tA som leveres av taktsentralen

24 som i sin tur får utsluttingsbitinformasjoner fra fasekompa-ratoren 4 over tilslutningen 59. Det taktmessig tilpassede billedsignal Dia blir ved tilslutningen 9 omsatt med billedrammen B

på fig. 1 og innført i multiplekseren 20 over tilslutningen 21. Over tilslutningene 15 til 18 blir et 8-bits rammemarkeringsord RKW3 for flerdobbeltrammen samt annet til fjerde digitalsignal D2a til D4a innført i multiplekseren 14, som innmater vedkom-mende multippelrammedata VDl til VD68 i parallell-seriellomfor-meren 10 via tilslutningen 13. I denne omformer blir der videre via tilslutningene 11 og 12 innført et 12-bits rammemarkeringsord RKWl og et 4-bits meldeord MW hos grunnrammen G. Sumsigna-

let kommer via tilslutningen 22 til multiplekseren 20, som ved sin utgang 26 avgir 139 264-kbit/s-signalet med grunnrammen G

på fig. 3. Binær-CMI-omformeren 2 8 omsetter signalet til CMI-ledningskoden, som gis ut på strekningen over utgangen 30.

I grunngeneratoren 29 blir der frembragt en 139 2 64-kHz-takt

som via tilslutningen 27 innføres i hovedklokken 24, som i sin tur styrer multiplekseren 14 over tilslutningen 19, takttilpasningsenheten 2 over tilslutningen 6, parallell-seriell-omformerne 8 og 10 via tilslutningen 25 samt multiplekseren 20 via tilslutningen 23. De kjente innretninger for innføyelsen av utsluttingsbiter er for oversiktens skyld utelatt.

Billedsignalet Dia ved inngangen 1 ble etter en lavpassfiltre-ring utvunnet i en 9-bits A/D-omformer og omformet til 10-bits kodeord i en feilvernkobling.

Det demultipleksapparat i samsvar med oppfinnelsen som er vist

på fig. 5, har en inngang 31, en seriell-parallellomformer 32,

en 4-bits bussforbindelse 34, en synkroniseringsinnretning 35 som tolker 16-bits rammemarkeringsordet RKWl og 4-bits meldeordet MW, en annen 4-bits bussforbindelse 36, en demultiplekser 39 for billedsignalet Dlb, 10-bits busser 49 og 56, en "takt-tilpasningsenhet 50, en hovedklokke 42 og en demultiplekser 44. Takttilpasningsenheten 50 inneholder et elastisk lager 51, en spenningsstyrt oscillator 52 og en fasekomparator 54.

En CMI-binæromformer som behøves på inngangssiden, og en innretning til avledning av 139 264-kHz-takten er ikke vist..

Ved inngangen 31 tilføres et 139 264-kbit/s-signal D5b som

i seriell-parallellomformeren 32 blir omsatt til et parallelt 4-bits kodeord med en bitrate på 34 816 kbit/s. I synkronise-ringsinriretningen 35 - en integrert kobling som forekommer vanlig i handelen under betegnelsen SH 100-B-865 - blir der etter konstatering av et 12-bits rammemarkeringsord RKWl avgitt et synkroniseringssignal til hovedklokken 42 over tilslutnin-

gen 38. Dessuten blir 4-bits-meldeordet MW utblendet. Etter synkroniseringen fås posisjonen av flerdobbeltrammedataene VD1 til VD68. Disse blir tatt ut fra første plass i hvert

tiende 4-bit-kodeord ved forbindelsen 36 og tilført demultiplekseren 44 med vanlig bufferlager, en negativ utsluttingsinnret-ning og overvåkningskobling. Ved utgangene 46-48 står annet til fjerde datasignal D2b til D4b til rådighet som jevne datastrømmer. Billeddatastrømmen blir - som det vil bli nærmere belyst under henvisning til fig. 6 - i demultiplekseren 29 omformet seriell-parallelt til 10-bits-kodeord, befridd for utsluttingsbiter og utlest jevnt via det elastiske lager 51 med 13,5 MHz. Utlesningstakten tA fås som vanlig via fasekomparatorkoblingen 54

med innskrivningstakten tE fra en på denne synkroniserte spenningsstyrt oscillator 52. Hovedklokken 42 styres av den ankommende 139 264-kHz-takt ved inngangen 57 og frembringer alle"nødvendige takter ved tilslutningene 33,37,40,43 og 58.

Takttilpasningsenhetene 2 og 50 er kjent fra avbildning 7 i

det innledningsvis nevnte tidsskrift "telcom report" og de appa-rater som er beskrevet der.

Midlene til gjennomførelse av utsluttingsmetoden er ikke tatt

med på fig. 5, siden de er kjent.

Fig. 6 viser demultiplekseren 39 detaljert. Den inneholder en parallell-seriellomformer 65, en 10-bit-buss 61, en kompa-

rator 62 (ECL F 100166), en innstillingsinnretning 63 for rammemarkeringsordet RKW2 og ti D-flipflops i form av to innbyrdes seriekoblede integrerte koblinger (ECL F 100151). Parallell-seriell-omformeren 65 kan inngå i den integrerte kobling som benyttes for synkroniseringsinnretningen 35.

De 4-bit-kodeord som opptrer ved inngangen til demultiplekseren

Claims (7)

1. 39 og dermed ved inngangen til parallell-seriell-omformeren 65 blir i den sistnevnte omformet til et 139 264-kbit/s-signal som i seriell-parallellomformeren 60 igjen blir omdannet til stadig asynkront gjennomløpende 10-bits-kodeord. Disse kommer via 10-bits-bussen 61 til komparatoren 62, som til stadighet sammenligner dem med et referanse-rammemarkeringsord RKW2a som er lagret i innstillingsinnretningen 63. Konstateres ramme-marker ingsordet RKW2, blir der ved utgangen 41 avgitt et syn-kroniser ingssignal for billedrammen. 10-bits-kodeordene blir via 10-bit-bussen 61 enn videre tilført de ti D-flipflops 64, hvis utganger danner utgangen fra demultiplekseren 39. Ved hjelp av takten ved taktinngangen 40 blir rammemarkeringsordet RKW2 da utblendet.

   1. Fremgangsmåte til multipleksing av et første plesiokront digitalsignal (billedsignal) (Dia) med en bitrate på 135 000 kbit/s, et annet plesiokront digitalsignal (stereolydsignal) (D2a) med en bitrate på 1024 kbit/s, et tredje plesiokront digitalsignal (D3a) med en bitrate på 2048 kbit/s samt et fjerde plesiokront digitalsignal (D4a) med en bitrate på 64 kbit/s til et femte digitalsignal (D5a) med en bitrate på 139 2 64-kbit/s i en grunnramme (G) som har en lengde av 2928 bits som begynner med et 12-bits-rammemarkeringsord (RKWl) og. med et 4-bits-meldeord (MW), samt enn videre til demultiplek-sing av et første til fjerde digitalsignal (Dlb - D4b) fra et femte digitalsignal (D5b) under anvendelse av en utsluttingsmetode, karakterisert ved at der på sendesiden dannes en billedramme (B) som har en lengde av 8646 bits, og som opptar et 6-bits-rammemarkeringsord (RKW2) og 8640 bits billeddata (BD), at der dannes en flerdobbelt ramme (V) med en lengde av 680 bits for annet til fjerde digitalsignal (D2a-D4a), oppdelt i ti underrammer (U1-U10) hver med en lengde av 68 bits, at første underramme (Ul) opptar et 8-bits-rammemarkeringsord (RKW3) og data (D2D, D3D) hos annet og tredje digitalsignal (D2a, D3a), at de ytterligere underrammer (U2-U8) fordelt over flerdobbeltrammen (V) opptar tre ganger tre utsluttingsinformasjonsbiter (SI) hos annet til fjerde digitalsignal (D2a-D4a), to mulige fyll-bits (SB) hos annet og tredje digitalsignal (henholdsvis D2a og D3a) og et 8-bits-fyllord (SB4,SB4) hos fjerde digitalsignal (D4a) samt ytterligere data (D2D, D3D) hos annet og tredje digitalsignal (henholdsvis D2a og D3a) såvel som data (D4D) hos fjerde digitalsignal (D4a), at grunnrammen (G) oppdeles i syttito avsnitt (A1-A72), hvert på 40 bits, og et ytterligere avsnitt (A73) på 48 bits, at første avsnitt (Al) opptar 12-bits-rammemarkeringsordet (RKWl), 4-bits-meldeordet (MW) og 24 bits billedrammer (BD), at de følgende syttito avsnitt (A2-A73) hvert på første plass opptar en bit av flerdobbeltrammedataene (VD1-VD68) hos flerdobbeltrammen (V), resp. 1 bit av utsluttingsinformasjonen (SIB) eller en mulig utsluttingsbit (SBB) hos billedsignalet (Dl) , samt 39 bits billeddata (BD), at siste avsnitt (A73) i tillegg opptar 8 bits billeddata (BD), og at de første fire digitalsignaler (Dlb-D4b) på mottagnings-siden gjenvinnes i tilsvarende skritt.
2. 2. Fremgangsmåte som angitt i krav 1, karakterisert ved at der i første underramme (Ul) foruten 8-bits-rammemarkeringsordet (RKW3) opptas 20 bits data (D2D) hos annet digitalsignal (D2a) og 40 bits data (D3D) hos tredje digitalsignal (D3a), at der i annen underramme (U2) opptas 11 bits data (D2D) hos annet digitalsignal (D2a) og 24 bits data (D3D) hos tredje digitalsignal (D3a), 4 bits data (D4D hos fjerde digitalsignal (D4a) samt.igjen 10 bits data (D2D) hos annet digitalsignal (D2a) og 19 bits data (D3D) hos tredje digitalsignal (D3a), at der i tredje underramme (U3) opptas 16 bits data (D2D) hos annet digitalsignal (D2a) og 33 bits data (D3D) hos tredje digitalsignal (D3a), 4 bits data (D4D) hos fjerde digitalsignal (D4a) samt igjen 5 bits data (D2D) hos annet digitalsignal (D2a) og 10 bits data (D3D) hos tredje digitalsignal (D3a), at der i fjerde underramme (U4) opptas 17 bits data (D2D) hos annet digitalsignal (D2a) og 32 bits data (D3D) hos tredje digitalsignal (D3a), 3 bits utsluttingsinformasjon (SI) hos annet til fjerde digitalsignal (D2a-D4a) samt igjen 5 bits data (D2D) hos annet digitalsignal (D2a) og 11 bits data (D3D) hos tredje digitalsignal (D3a), at der i femte underramme (U5) opptas 18 bits data (D2D) hos annet digitalsignal (D2a) og 35 bits data (D 3 D) hos tredje digi talsignal (D3a), 3 bits utsluttingsinformasjon (SI) hos annet til fjerde digitalsignal (D2a-D4a) samt igjen 4 data (D2D) hos annet digitalsignal (D2a) og 8 bits data (D3D) hos tredje digitalsignal (D3a), at der i sjette underramme (U6) opptas 13 bits data (D2D) hos annet digitalsignal (D2a) og 26 bits data (D3D) hos tredje digitalsignal (D3a), 3 bits utsluttingsinformasjon (SI) hos annet til. fjerde digitalsignal (D2a-D4a) samt igjen 8 bits data (D2D) hos annet digitalsignal (D2a) og 18 bits data (D3D) hos tredje digitalsignal (D3a), at der i syvende underramme (U7) opptas 11 bits data (D2D) hos annet digitalsignal (D2a) og 22 bits data (D3D) hos tredje digitalsignal (D3a), 4 bits av en første halvpart av et 8-utsluttingsord (SB4) hos fjerde datasignal (D4a) samt igjen 10 bits data (D2D) hos annet digitalsignal (D2a) og 21 bits data (D3D) hos tredje digitalsignal (D3a), at der i åttende underramme (U8) opptas 8 bits data (D2D) hos annet digitalsignal (D2a) og 17 bits data (D3D) hos tredje digitalsignal (D3a) og annen halvpart av 8-bits-utsluttingsordet (SB<4>) hos fjerde digitalsignal (D4a) samt igjen 13 bits data (D2D) hos annet digitalsignal (D2a) og 26 bits data (D3D) hos tredje digitalsignal (D3a), at der i niende underramme (U9) opptas 16 bits data (D2D) hos annet digitalsignal (D2a) og 29 bits data (D3D) hos tredje digitalsignal (D3a), to mulige utsluttingsbiter (SB) hos annet og tredje digitalsignal (henholdsvis D2a og D3a) samt igjen 7 bits data (D2D) hos annet digitalsignal (D2a) og 14 bits data (D3D) hos tredje digitalsignal (D3a), og at der i tiende underramme (UIO) opptas 23 bits data (D2D) hos annet digitalsignal (D2a) og 45 bits data (D3D) hos tredje digitalsignal (D3a).
3. 3. Fremgangsmåte som angitt i krav 1 eller 2, karakterisert ved at utsluttingsinformasjonen (SIB) for billedsignalet (Dia) overføres i syttende (A17) , i trettitredje (A33) og i før-tiniende avsnitt (A49), og at sekstifemte avsnitt (A65) tjener til overføring av den ■ mulige utsluttingsbit (SBB) hos billedsignalet (Dia).
4. 4. Fremgangsmåte som angitt" i krav 1 eller 3, karakterisert ved at annethvert 6-bits-rammemarkeringsord (RKW2) overføres invertert.
5. 5. Multipleksapparat til sendesidig gjennomførelse av en fremgangsmåte som angitt i krav 1-4, hvor apparatet omfatter multipleksere (14,20), en hovedklokke (24) og en takttilpas-ningsenhet (2),karakterisert ved at takttilpasningsenheten (2) er etterkoblet en billedsignalinn-gang (1), at der er etterkoblet takttilpasningsenheten (2) en første parallell-seriellomfoprmer (8) over hvilken 6-bits-rammemarkeringsordet (RKW2) blir innmatet, at der er anordnet en annen parallell-seriell-omformer (10) over hvilken 12-bits-rammemarkeringsordet (RKWl), 4-bits-meldeordet (MW) og data (VD1-VD68) hos flerdobbeltrammen (V) innmates, at én første multiplekser (14) er anordnet for dannelse av flerdobbeltrammen (V) og får tilført 8-bits-rammemarkeringsord et (RKW3), annet, tredje og fjerde digitalsignal (henholdsvis D2a. D3a og D4a) , _og„avgir flerdobbeltrammedataene (VD1-VD68) til en annen parallell-seriell-omformer (10), at en annen multiplekser (20) hvis tb innganger

   (21, 22) er forbundet med utgangen fra hver sin parallell-seriell-omf ormer (8,10) og avgir femte digitalsignal (D5a), og at hovedklokken (24) styres av en 140-M-bit/s-grunngenerator 11 (29) og styrer både parallell-seriell-omformerne (8, 10) og multiplekserne (14, 20) samt mottar utsluttingsinformasjonen fra takttilpasningsinnretningen (2).
6. 6. Demultipleksapparat til mottagningssidig gjennomførelse av en fremgangsmåte som angitt i kravene 1-3, hvor apparatet omfatter demultipleksere (39, 44), en synkroniseringsinnretning (35), en hovedklokke (42) og en takttilpasningsinnretning (50), karakterisert ved at der er anordnet en seriekobling hvori femte digitalsignal (D5b) innmates inngangssidig, og hvorfra billedsignalet (Dlb) uttas utgangssidig, og som dannes av en seriell-parallell-omformer (32) som dekomponerer digitalsignalet (D5b) i 4-bits-kodeord, av synkroniseringsinnretningen (35) som sorterer 4-bits-kodeordene, og i tilfelle av et fastslått 12-bits-rammemarkeringsord (RKW3) avgir et synkroniseringssignal til hovedklokken (42) samt utblender 4-bits-meldeordet (MW), av en første demultiplekser (39) som utgangssidig avgir 10-bits-kodeordene, og av takttilpasningsenheten (50), at der er anordnet en annen demultiplekser (44) hvis inngang får flerdobbeltrammedata (VD1-VD68) tilført, og hvis utganger (46-48) avgir annet, tredje og fjerde digitalsignal (henholdsvis D2b, D3b og D4b), og at hovedklokken (42) styrer seriell-parallell-omformeren (32), synkroniseringsinnretningen (35), demultiplekserne (39, 44) og takttilpasningsenheten (50).
7. 7. Multipleks- og demultipleksapparat som angitt i krav 5 eller 6, karakterisert ved at der i' første multiplekser (14) og/eller i annen demultiplekser (44) er anordnet et uslettelig eller et slettelig programmerbart leselager for styringen, fortrinnsvis i form av et uslettelig PROM utført som en pluggbar komponent.