DE3642608C2 - Dienstintegriertes Breitband-Zeitmultiplex- Nachrichtenübertragungssystem - Google Patents

Description

Die Erfindung betrifft einen Multiplexer/Demultiplexer nach dem Oberbegriff des Patentanspruchs 1.

Bei dem geplanten Breitband-Kommunikationsnetz, genannt Breitband-ISDN, besteht in der Teilnehmeranschlußebene das Problem, Digitalsignale für verschiedene Dienste unterschiedlicher Bandbreite zwischen einer Vermittlung und den Breitbandanschlüssen im Zeitmultiplex über die jeweilige Teilnehmeranschlußleitung zu übertragen. Es sind dies Signale aus einem sogenannten H4-Kanal zur Bewegtbildübertragung mit einer Bitfolgefrequenz von fast 140 Mbit/s, ferner Signale aus sogenannten H1-Kanälen, jeweils mit einer Bitfolgefrequenz von 1920 kbit/s und gegebenenfalls auch Signale aus sogenannten H2-Kanälen mit jeweils ungefähr 30 Mbit/s, ferner Signale aus B-Kanälen, jeweils mit 64 kbit/s und dem Signalisierungskanal D mit einer Bitfolgefrequenz von 16 kbit/s.

Dieses Übertragungsproblem ist beispielsweise in ntz Bd. 39 (1986) Heft 7, S. 502 bis 508, insbesondere Bild 4 und zugehörige Beschreibung, dargestellt. Die Bitfolgefrequenzen der einzelnen H-Kanäle sind derzeit noch nicht standardisiert.

Aus der DE-A1 35 09 363 ist ein Multiplexer/Demultiplexer nach dem Oberbegriff des Patentanspruchs 1 bekannt. Dabei werden mehrere H1-Signale jeweils mit einer Bitfolgefrequenz von 1920 kbit/s auf 2176 kbit/s aufgefüllt und mit einem H4-Signal mit einer Bitfolgefrequenz von 136 000 kbit/s, die auf 139 264 kbit/s aufgefüllt ist, zu einem Zeitmultiplexsignal mit einer Bitfolgefrequenz von 150 144 kbit/s zusammengefaßt. Der Nachteil einer solchen Multiplexstruktur ist, daß die vorhandenen Bitfolgefrequenzen zunächst auf andere Bitfolgefrequenzen erhöht werden müssen, bevor sie im Zeitmultiplex zusammengefaßt werden können. Dies bedeutet, daß ein erheblicher Schaltungsaufwand in Form von Zwischenspeichern und Vormultiplexern notwendig ist und daß in dem erzeugten Pulsrahmen ein erheblicher Anteil von redundanten Bits enthalten ist.

Es ist die Aufgabe der Erfindung, einen Multiplexer/Demultiplexer durch seine Pulsrahmenstruktur anzugeben, der einen geringeren Schaltungsaufwand bedeutet.

Die Aufgabe wird wie im Patentanspruch 1 angegeben gelöst. Weiterbildungen sind den Unteransprüchen entnehmbar.

Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 die Rahmenstruktur des erfindungsgemäßen Multiplexers/Demultiplexers mit einer Belegung durch einen 138 240 kbit/s-H4-Kanal und mehrere 1920 kbit/s-H12-Kanäle,

Fig. 2 ein Blockschaltbild des erfindungsgemäßen Multiplexers,

Fig. 3 den Rahmenaufbau des erfindungsgemäßen Multiplexers/Demultiplexers mit der Belegung durch ein 138 240 kbit/s-H4-Signal und mehrere 1536 kbit/s-H11-Signale, und

Fig. 4 den Rahmenaufbau des erfindungsgemäßen Multiplexers/Demultiplexers mit der Belegung durch mehrere 1920 kbit/s-Signale und vier 33 792 kbit/s-H2-Signale.

Anhand von Fig. 1 wird nun der Rahmenaufbau des erfindungsgemäßen Multiplexers/Demultiplexers erläutert. Die kleinste Einheit des Pulsrahmens ist ein 8-Bit-Zeitabschnitt, was in der linken oberen Ecke angedeutet ist. Da die Rahmenwiederholfrequenz wie bei der eingangs genannten DE-OS 8 kHz beträgt, stellt ein solcher Zeitabschnitt einen Zeitkanal mit der Übertragungsfrequenz von 64 kbit/s dar. Der Rahmen hat nun 78 Spalten und 30 Zeilen, also 78 × 30 = 2340 Zeitabschnitte mit jeweils 8 Bits. Daraus ergibt sich, daß die Ausgangs-Bitfolgefrequenz des Multiplexers 149 760 kbit/s beträgt. Diese Bitfolgefrequenz hat den Vorteil, daß sie genau übereinstimmt mit der Bitfolgefrequenz der OC3-Hierarchie des amerikanischen "SONET"-Systems.

Die nachstehenden Ausführungsbeispiele werden zeigen, daß der bisher beschriebene Pulsrahmen, der die Grundfunktion des erfindungsgemäßen Multiplexers/Demultiplexers beschreibt, in sehr vorteilhafter Weise mit Digitalsignalen bestimmter Bitfolgefrequenzen, wie sie sich heutzutage in der Diskussion befinden, belegt werden kann, wobei der Multiplexeraufbau insofern einfach ist, als er äußerst wenig Bedarf an Zwischenspeichern hat.

Eine sehr günstige Belegung des Pulsrahmens besteht darin, daß 72 Spalten zur Übertragung eines H4-Breitbandsignals mit einer Bitfolgefrequenz von 138 240 kbit/s verwendet werden und die restlichen 6 Spalten, deren Übertragungskapazität jeweils 1920 kbit/s beträgt, zur Übertragung von mehreren Schmalband-Digitalsignalen, jeweils mit der Bitfolgefrequenz von H12 = 1920 kbit/s, verwendet werden.

In Fig. 1 ist gezeigt, daß die Spalten 14, 27, 40, 53 und 66 jeweils mit H12-Signalen belegt sind, die mit den Buchstaben a bis e bezeichnet sind, und die Spalte 1 mit Synchronisationssignalen, mit zwei B-Signalen mit jeweils 64 kbit/s und einem D-Signal mit 16 kbit/s belegt ist. Außer den in Spalte 1 angegebenen Signalen können, falls erforderlich, noch weitere schmalbandige Digitalsignale übertragen werden, um die Übertragungskapazität von 1920 kbit/s des durch Spalte 1 gebildeten Zeitkanals f auszunutzen. Die in Fig. 1 dargestellte gleichmäßige Verteilung der Zeitkanäle a bis f auf die 78 Spalten hat den Vorteil, daß wie anhand von Fig. 2 ersichtlich wird, wenig Zwischenspeicher im Multiplexer und im Demultiplexer erforderlich sind. Bei dieser in Fig. 1 gezeigten Belegung des Pulsrahmens wird die Übertragungskapazität des durch 72 Spalten gebildeten Breitband-Zeitkanals für die Übertragung des 138 240 kbit-H4-Signals exakt ausgenutzt. Diese Bitfolgefrequenz ist eine der heutzutage zur Übertragung des Bewegtbildsignals im Teilnehmeranschlußbereich in der Diskussion befindlichen Bitfolgefrequenzen.

Anhand von Fig. 2 wird nun erläutert, daß der durch den beschriebenen Pulsrahmen charakterisierte Multiplexer einen einfachen Schaltungsaufbau hat.

Zum Zusammenfassen von mehreren Digitalsignalen zu dem in der Spalte 1 des Pulsrahmens nach Fig. 1 zu übertragenden Zeitmultiplexsignal f enthält der Multiplexer nach Fig. 2 einen sogenannten "ISDN-Multiplexer" 100. An dessen Eingängen liegen zwei 64 kbit/s-B-Signale, ein 16 kbit/s-D-Signal und mehrere Signale, die in ihrer Gesamtheit mit M bezeichnet sind, z. B. für Signalisierungs-, oder Prüfzwecke, unter anderem das Synchronisiersignal aus dem ISDN-Kanal, in dem die beiden B-Signale und das D-Signal übertragen werden.

Das Ausgangs-Zeitmultiplexsignal f des ISDN-Multiplexers 100, dessen Bitfolgefrequenz 1920 kbit/s beträgt, auch wenn nur ein Teil davon aus Nutz- oder Steuersignalen besteht, wird in einem Serien-Parallel-Wandler 101 in eine Folge von 8-Bit-Wörtern, auch Oktette genannt, umgesetzt und zu den vorgesehenen Zeitabschnitten auf eine Busleitung 103 gegeben. Auf dieselbe Busleitung 103 geben auch weitere Schaltungen, wie noch erläutert wird, Digitalsignale aus anderen Kanälen in den diesen zugeteilten Zeitabschnitten des Pulsrahmens, so daß auf dieser Busleitung in üblicher Weise das Multiplexsignal entsteht. Die Einfügung der verschiedenen Signale in das zu bildende Zeitmultiplexsignal in den vorgesehenen Zeitabschnitten steuert eine Rahmensteuerung 104, die als Eingangstakt den Systemtakt mit der Taktfrequenz von 149 760 kHz erhält. Diese Rahmensteuerung bestimmt den Anfang des Pulsrahmens anhand des im Ausgangs-Zeitmultiplexsignal f des ISDN-Multiplexers 100 enthaltenen ISDN-Synchronisiersignals ("Synch"), das sie über eine mit dem Serien-Parallel-Wandler 101 verbundene Eingangsleitung diesem Signal f entnimmt.

Bei der in Fig. 1 gezeigten Belegung des Pulsrahmens sind neben den Eingangssignalen ISDN-Multiplexers 100 als weitere Eingangssignale ein 138 240 kbit/s-H4-Signal und fünf H12-Signale a bis e mit je 1920 kbit/s vorhanden. Das H4-Signal wird in einem Serien-Parallel-Wandler 105 in eine 8-Bit-Wortfolge umgesetzt, die über einen Pufferspeicher 106 und einen Umschalter S2 auf die Busleitung 103 gelangt. Die fünf H12-Signale a bis e werden in einer Anordnung 107 von Serien-Parallel-Wandlern jeweils in 8-Bit-Wortfolgen umgesetzt, die über eine Anordnung S1 von Umschaltern auf die Busleitung 103 gelangen. Die Umschalter S1 und S2 befinden sich in dieser Betriebsart in dem Zustand, in dem sie die beschriebenen Signale durchlassen und ihre anderen, noch nicht erläuterten, Eingangssignale sperren. Die Rahmensteuerung 104 steuert die Ausgänge des Serien-Parallel-Wandlers 101, des Pufferspeichers 106 und der Anordnung 107 von Serien-Parallel-Wandlern derart, daß in jeder Zeile des Pulsrahmens in Spalte 1 ein 8-Bit-Wort vom Ausgangssignal f des ISDN-Multiplexers 100, in den Spalten 2 bis 13, 15 bis 26, 28 bis 39, 41 bis 52, 54 bis 65, 67 bis 78 jeweils ein 8-Bit-Wort aus dem H4-Eingangssignal und in den Spalten 14, 27, 40, 53, 66 jeweils ein 8-Bit-Wort von den fünf H12-Eingangssignalen a bis e auf die Busleitung 103 gelangt.

Der Pufferspeicher 106 benötigt bei den angegebenen Bitfolgefrequenzen nur eine Speicherkapazität für ein einziges 8-Bit-Wort. Weitere Pufferspeicher sind zur Verarbeitung der bisher beschriebenen Signale, d. h. zu der in Fig. 1 gezeigten Belegung des Pulsrahmens, nicht erforderlich.

Ein Parallel-Serien-Wandler 108 wandelt das auf der Busleitung 103 geführte Zeitmultiplexsignal in einen seriellen Datenstrom mit der Übertragungs-Bitfolgefrequenz von 149 760 kbit/s um.

Wenn der Multiplexer für keine anderen Eingangssignale als die bisher beschriebenen ausgelegt sein soll, entfallen die Umschalter S1 und S2 sowie die in Fig. 2 gezeigten bisher noch nicht beschriebenen Einrichtungen, die zur Verarbeitung von anderen Eingangssignalen vorgesehen sind.

Wenn statt der fünf H12-Signale mit je 1920 kbit/s fünf sogenannte H11-Signale mit je 1536 kbit/s übertragen werden sollen, so gelangen diese letzteren fünf Eingangssignale, die in Fig. 2 ebenfalls mit a bis e bezeichnet sind, über Serien-Parallel-Wandler 109, Pufferspeicher 110 und die Umschalter S1 auf die Busleitung 103, wobei die Umschalter S1 in dieser Betriebsart die H12-Signale sperren und die H11-Signale durchlassen. Die Pufferspeicher 110 benötigen für jedes der H11-Eingangssignale eine Speicherkapazität von nur einem einzigen 8-Bit-Wort.

Dieser geringe Speicherbedarf hat folgenden Grund. Das Verhältnis der Bitfolgefrequenzen der H12- und H11-Signale beträgt genau 5 : 4. Dies bedeutet, daß zur Übertragung eines H11-Signals mit 1536 kbit/s genau 4/5 der Übertragungskapazität eines durch eine Spalte des Pulsrahmens gebildeten Zeitkanals zu verwenden ist. In anderen Worten: Von fünf Zeitabschnitten einer Spalte werden vier für das H11-Signal verwendet und einer bleibt frei oder wird anderweitig verwendet.

In Fig. 3 ist in der Spalte 14 die Belegung mit einem H11-Signal dargestellt, wobei die nicht belegten Zeitabschnitte sich in jeder fünften Zeile der Spalte befinden. Gerade durch diese Belegung wird es ermöglicht, daß für jedes H11-Signal ein Pufferspeicher mit einer Speicherkapazität von nur einem einzigen 8-Bit-Wort ausreicht.

In entsprechender Weise wie bei der Spalte 14 in Fig. 3 sind auch die übrigen für die Übertragung von H11-Signalen a bis e vorgesehenen Spalten 27, 40, 53 und 66 belegt. Die übrige Belegung des in Fig. 3 gezeigten Pulsrahmens entspricht der in Fig. 1 gezeigten. Zur Fig. 1 und Fig. 3 ist noch zu bemerken, daß in den für H12 bzw. H11 vorgesehenen Spalten statt H12 oder H11 auch beliebige andere Signale übertragen werden können. Beispielsweise können in einer solchen Spalte auch 30 B-Signale mit jeweils 64 kbit/s übertragen werden.

Eine gemischte Belegung mit H11 und H12 wäre zwar schaltungsmäßig ohne weiteres zu erreichen, jedoch unrealistisch, weil für einen konkreten Anwendungsfall die Bitfolgefrequenz als H12 = 1920 kbit/s oder als H11 = 1536 kbit/s fest liegt. Derzeit ist es noch offen, welche dieser beiden Bitfolgefrequenzen standardisiert wird. Selbstverständlich ist es auch möglich den Multiplexer so aufzubauen, daß er entweder nur für H12 oder nur für H11 eingerichtet ist, wobei dann die Umschalter S1 und die für die nicht verwendete Bitfolgefrequenz vorgesehenen Einrichtungen entfallen.

Für Anwendungsfälle, bei denen statt des H4-Signals vier sogenannte H2-Signale mit je 33 792 kbit/s übertragen werden sollen, ist ein Serien-Parallel-Wandler 111 und ein Pufferspeicher 112 vorgesehen. Der Serien-Parallel-Wandler 111 setzt die vier seriellen H2-Eingangssignale mit jeweils 33 792 kbit/s in eine Folge von 8-Bit-Wörtern mit einer Wortfolgefrequenz von 16 896 Wörtern pro Sekunde um. Dabei wird der Parallel-Serien-Wandler so gesteuert, daß er die Bits der vier H2-Eingangssignale i, j , k und l in der Bitanordnung ÿklÿkl zu 8-Bit-Wörtern zusammenfaßt, die in paralleler Form an seinem Ausgang erscheinen.

Der Pufferspeicher 112 benötigt nur eine Speicherkapazität von zwei 8-Bit-Wörtern und wird von der Rahmensteuerung 104 so angesteuert, daß er die 8-Bit-Wörter in den Zeitabschnitten des Pulsrahmens auf die Busleitung 103 weitergibt, die durch die Pulsrahmenbelegung nach Fig. 4 bezeichnet sind. Der Umschalter S2 befindet sich bei dieser zur Übertragung von vier H2-Signalen vorgesehenen Betriebsart in der Stellung, in der er die Ausgangssignale des Pufferspeichers 112 durchläßt und die des Pufferspeichers 106 sperrt. Selbstverständlich ist es auch möglich, den Multiplexer nur für eine dieser beiden Betriebsarten (1 × H4 oder 4 × H2) auszulegen.

Die Fig. 4 zeigt dieselbe Belegung des Pulsrahmens wie die Fig. 1 und 3 (wobei offengelassen ist, ob in den Spalten 14, 27, 40, 53 und 66 Signale mit der Bitfolgefrequenz H11 (wie in Fig. 3) oder H12 (wie in Fig. 1) übertragen werden) mit dem Unterschied, daß die 72 Spalten des Pulsrahmens nicht wie in Fig. 1 und Fig. 3 durch ein H4-Signal belegt sind, sondern durch vier H2-Signale, wie im folgenden erläutert wird.

Die 72 Spalten mit jeweils 30 Zeitabschnitten pro Spalte bilden einen Zeitkanal mit der Übertragungskapazität von 13 8240 kbit/s (die wie in Fig. 3 und Fig. 1 gezeigt vollständig für die Übertragung des H4-Signals ausgenützt ist), jedoch wird für die Übertragung der vier H2-Signale nur eine Übertragungskapazität von 135 168 kbit/s benötigt. Dies bedeutet, daß 48 Zeitabschnitte (jeweils 8 Bits) ungenutzt bleiben oder anderweitig nutzbar sind.

Bei der in Fig. 4 gezeigten Belegung des Pulsrahmens sind dies in den Spalten 36 bis 39 die Zeitabschnitte in den Zeilen 3, 8, 13, 18, 23 und 28 und in den Spalten 75 bis 78 die Zeitabschnitte in den Zeilen 5, 10, 15, 20, 25 und 30. Diese regelmäßige Verteilung von 12 Blöcken, bestehend aus jeweils vier Zeitabschnitten, über die Gesamtheit der Zeitabschnitte des Pulsrahmens hat den Vorteil, daß, wie anhand von Fig. 2 schon erwähnt, der Pufferspeicher 112 nur eine Speicherkapazität von 5 8-Bit-Wörtern haben muß.

Alternativ zu dieser Verteilung können die 48 ungenutzten Zeitabschnitte auch einzeln gleichmäßig über den Pulsrahmen verteilt werden, z. B. so, daß der Abstand zwischen zwei der in der Verteilung aufeinanderfolgenden ungenutzten Zeitabschnitte gleich 49 oder 48 Zeitabschnitte ist, jedenfalls so, daß keiner der ungenutzten Zeitabschnitte in die Spalten 1, 14, 27, 40, 53 und 66 fällt.

Beispielsweise liegt der erste der ungenutzten Zeitabschnitte in Zeile 1, Spalte 49, der zweite in Zeile 2, Spalte 20, der dritte in Zeile 2, Spalte 69, der vierte in Zeile 3, Spalte 39 usw. Auch diese regelmäßige Verteilung hat den Vorteil des geringen Speicherbedarfs im Multiplexer und Demultiplexer.

Sämtliche übrigen Zeitabschnitte der 72 Spalten 2 bis 13, 15 bis 26, 28 bis 39, 41 bis 52, 54 bis 65 und 67 bis 78 sind durch die am Ausgang des Serien-Parallel-Wandlers 111 erscheinenden 8-Bit-Wörter belegt. Für die Zeitabschnitte der Spalten 2, 3, 4 und 5 ist dies in Fig. 4 durch die wie erläutert bitweise zusammengesetzten vier 8-Bit-Wörter dargestellt.

Aus den vorstehend erläuterten Beispielen für eine vorteilhafte Belegung des Pulsrahmens des erfindungsgemäßen Multiplexers/Demultiplexers wird ersichtlich, daß es vielfältige Möglichkeiten gibt, den Pulsrahmen auszunutzen, insbesondere zeigen die erläuterten Möglichkeiten, daß im Multiplexer nur eine geringe Speicherkapazität erforderlich ist. Dieselben Vorteile gelten für den Demultiplexer, der genau entsprechend dem Multiplexer aufgebaut ist und daher keiner eigenen Erläuterung bedarf.

Die in Fig. 4 gezeigte Belegung des Pulsrahmens durch vier H2-Signale kann in entsprechender Weise auch zur Übertragung eines H4-Signals verwendet werden, wenn dessen Bitfolgefrequenz 135 168 kbit/s beträgt. Auch diese Bitfolgefrequenz befindet sich derzeit im Zusammenhang mit dem H4-Signal in der Diskussion. In diesem Falle muß der Pufferspeicher 106 jedoch eine Speicherkapazität von zwei 8-Bit-Wörtern haben, wogegen er bei der in Fig. 2 angegebenen Bitfolgefrequenz, wie oben erwähnt, nur Platz für ein einziges 8-Bit-Wort haben muß.

Claims (10)

1. Multiplexer/Demultiplexer für ein digitales Zeitmultiplex-Nachrichtenübertragungssystem zur Übertragung der Digitalsignale verschiedener Dienste, insbesondere über eine Teilnehmeranschlußleitung, wobei die Rahmenwiederholfrequenz des Pulsrahmens 8 kHz beträgt, dadurch gekennzeichnet, daß der Pulsrahmen aus 78 Spalten und 30 Zeilen besteht, die 2340 Zeitabschnitte mit jeweils 8 Bits bilden.

2. Multiplexer/Demultiplexer nach Anspruch 1, dadurch gekennzeichnet, daß 72 Spalten einen Breitband-Zeitkanal mit einer Übertragungskapazität von 138 240 kbit/s bilden und daß 6 Spalten jeweils mit einer Übertragungskapazität von 1920 kbit/s Schmalband-Zeitkanäle bilden.

3. Multiplexer/Demultiplexer nach Anspruch 2, dadurch gekennzeichnet, dadurch gekennzeichnet, daß in einem der Schmalband-Zeitkanäle (1) mindestens ein Synchronisiersignal sowie 64 kbit-B-Signale und 16 kbit/s-D-Signale übertragen werden.

4. Multiplexer/Demultiplexer nach Anspruch 2, dadurch gekennzeichnet, daß er Mittel (S2, 111, 112) enthält, um im Breitband-Zeitkanal wahlweise ein H4-Digitalsignal mit der Bitfolgefrequenz von 138 240 kbit/s oder vier H2-Digitalsignale jeweils mit der Bitfolgefrequenz von 33 792 kbit/s zu übertragen.

5. Multiplexer/Demultiplexer nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß er Mittel enthält, um in mindestens einem der Schmalband-Zeitkanäle wahlweise ein H12-Digitalsignal mit 1920 kbit/s oder ein H11-Digitalsignal mit 1536 kbit/s zu übertragen.

6. Multiplexer/Demultiplexer nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in mindestens einem der Schmalband-Zeitkanäle (14, 27, 40, 53, 67) ein H12-Signal mit 1920 kbit/s übertragen wird (Fig. 1).

7. Multiplexer/Demultiplexer nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß in mindestens einem der Schmalband-Zeitkanäle (14, 27, 40, 53, 67) ein H11-Signal mit 1536 kbit/s übertragen wird, wobei jeder fünfte der aufeinanderfolgenden Zeitabschnitte dieses Kanals ungenützt oder zur Übertragung anderer Signale verwendet ist (Fig. 3).

8. Multiplexer/Demultiplexer nach einem der Ansprüche 2, 3, 5, 6, 7, dadurch gekennzeichnet, daß in dem Breitband-Zeitkanal ein H4-Signal mit 138 240 kbit/s übertragen wird (Fig. 1, Fig. 3).

9. Multiplexer/Demultiplexer nach einem der Ansprüche 2, 3, 5, 6, 7, dadurch gekennzeichnet, daß in dem Breitband-Zeitkanal ein H4-Signal mit 135 168 kbit/s oder vier H2-Signale jeweils mit 33 792 kbit/s übertragen werden, wobei regelmäßig über die Zeitabschnitte des Breitband-Zeitkanals verteilt 12 Blöcke aus jeweils vier aufeinanderfolgenden Zeitabschnitten oder 48 einzelne Zeitabschnitte ungenützt sind oder zur Übertragung anderer Signale verwendet sind (Fig. 4).

10. Multiplexer/Demultiplexer nach Anspruch 2, dadurch gekennzeichnet, daß die sechs Spalten (1, 14, 27, 40, 53, 66) in regelmäßigen Abständen über die 78 Spalten des Pulsrahmen verteilt sind.