-
-
Anordnung zur Demultiplexbildung
-
Die Erfindung betrifft eine Anordnung zur Demultiplexbildung eines
aus zwei binären Nutzsignalen bestehenden Multiplexsignales mit den weiteren im
Oberbegriff des Anspruches 1 genannten Merkmalen.
-
Eine derartige Anordnung wird z.B. in einem PCM-System benötigt, bei
dem Zeitmultiplexsignale ein digitalisiertes Fernseh- und Tonsignal sowie ein Synchronisationssignal
enthalten (vgl. hierzu die deutsche Patentanmeldung P .. .. ....., (P 82330 )).
-
Die mit z.B. 139,264 Mbit/s über Glasfaser-oder Koaxialkabel übertragenen
Multiplexsignale haben dabei eine spezielle Rahmenstruktur: Der Rahmen besteht aus
n Worten zu je p+l Bits, wobei die ersten p Bits eines jeden Wortes den codierten
Abtastwert des Fernsehsignales darstellen, das letzte Bit der ersten n-l Worte ein
Synchronisationsbit ist, während das letzte Bit des letzten Wortes das Bit eines
Tonsignales darstellt. Innerhalb eines Rahmens nehmen die Synchronisationsbits abwechselnd
die Werte "0" und "1" an.
-
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Demultiplexbildung
eines Zeitmultiplexsignales anzugeben, dessen Rahmenaufbau die
oben
erwähnten Besonderheiten aufweist. Die Anordnung soll dabei möglichst wenig Bausteine
enthalten, die mit sehr hohen Taktfrequenzen arbeiten, da derartige Bausteine z.B.
in teurer Schottky-TTL- und ECL-Technologie auszuführen sind und außerdem gegenüber
den langsameren Bausteinen einen erheblich höheren Energiebedarf haben.
-
Die Lösung der gestellten Aufgabe ist im Kennzeichenteil des Anspruches
1 angegeben. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen der Erfindung.
-
Anhand eines Beispieles für die Zahl der Worte und Bits innerhalb
eines Rahmens und anhand der Figuren soll die Erfindung näher erläutert werden.
-
Es zeigt: Fig.l einen besonderen Rahmen, Fig.2 ein Prinzipschaltbild
der Erfindung, Fig.3 eine Logik für die Wortsynchronisation, Fig.4 eine Überwachungsschaltung
für die Wortsynchronisation, Fig.5 ein Schaltwerk für die Synchronisation des Tontaktes,
Fig.6 eine Kontrollschaltung für die Synchronisation des Tontaktes und Fig.7 ein
Diagramm zur Veranschaulichung der Wortsynchronisation.
-
In Fig. 1 ist ein Rahmen R des Multiplexsignales abgebildet, dessen
allgemeine Struktur eine Voraussetzung der Erfindung ist. Der Rahmen nach Fig.l
besteht insbesondere aus 10 Worten W1 ... W10 zu je zehn Bits, wobei jedes Wort
in die Abschnitte TV und S bzw. TV und T zerfällt. Die mit TV bezeichneten Abschnitte
enthalten jeweils einen durch neun Bits 1 ,..?9 codierten Abtastwert eines Fernsehsignales
(TV-Wort) und die mit S bezeichneten Abschnitte enthalten ein Synchronisationsbit,
während ein mit T bezeichnetes Tonbit nur im letzten Wort des Rahmens auftritt.
-
Die ungestörte, im weiteren mit SA bezeichnete Folge der zehnten Bits
eines Multiplexsignales mit einem Rahmenaufbau nach Fig.l hat die Gestalt 01010101OT010101010T....,
wobei jedes zehnte,mit T bezeichnete Bit dieser Folge wiederum das Tonbit darstellt,
während es sich bei den restlichen Bits um Synchronisationsbits handelt. Bei späteren
Erläuterungen wird auf diese Folge des öfteren Bezug genommen werden.
-
Die Erfindung mit ihren Ausgestaltungen enthält mehrere Zähler. Um
das Verständnis zu erleichtern und die Beschreibung zu vereinfachen, sollen alle
Zähler folgende Eigenschaften haben:
1. Steht ein Zähler auf dem
Endstand, so nimmt die Variable am zugeordneten Ausgang (TC-Ausgang) den Wert 1
( Endstandsimpuls) an; bei allen anderen Zählerständen hat diese Variable den Wert
"0". Werden die Zählerstände zyklisch durchlaufen, so stimmen die Endstandsimpulse
in ihrer zeitlichen Länge mit der Periodendauer des Taktes für den Zähler überein.
-
2. Bei zyklischem Zählbetrieb werden die Endstandsimpulse eines Zählers
häufig zum Takten weiterer Bausteine benötigt. Sind die Endstandsimpulse zum Takten
dieser meist langsameren Bausteine jedoch ungeeignet, weil sie z.B. nicht die erforderliche
Länge haben, läßt sich dieser Mangel auf einfache Weise dadurch beheben, daß für
diesen Zweck das Ausgangssignal einer passenden Stufe des Zählers verwendet wird.
-
Die Stufe ist genau dann passend, wenn ihr Ausgangssignal die gleiche
Periodendauer wie die Folge der Endstandsimpulse hat und die Impulsdauer ausreichend
groß ist. Bei den Zählern des Ausführungsbeispieles ist die passende Stufe des Zählers
die vorletzte Stufe. Der Ausgang der passenden Stufe wird als "Q-Ausgang des Zählers"
bezeichnet.
-
3. Nimmt die Variable am Freigabeeingang eines Zählers den Wert "1"
an, so wird der Zähler angehalten, beim Wert "0" läuft der Zähler frei.
-
4. Bei einer 1 am Ladeeingang des Zählers, wird der Zählerstand auf
einen vereinbarten Wert gesetzt.
-
in Fig. 2, einem Prinzipschaltbild der Erfindung, liegt das Multiplexsignal
an einer Klemme E an.
-
Durch eine übliche Schaltung TR zur Taktrückgewinnung wird der Systemtakt
auf Leitungsabschnitte 112 gegeben. Der Systemtakt wird zu 139,264 NHz angenommen;
mit ihm wird das Multiplexsignal durch ein elf-stufiges Schieberegister SR geschoben.
-
Durch die erste Stufe des Schieberegisters SR werden die Bits des
Multiplexsignales u.a. regeneriert. Kann auf eine Regeneration verzich-tet werden
- dieser Fall wird im folgenden nicht unterstellt - so darf, wie unmittelbar zu
erkennen ist, eine Stufe des Schieberegisters SR entfallen. Die neun Stufen 2 bis
10 des Schieberegisters SR enthalten in dem Augenblick die neun Bits eines TV-Wortes,
in dem in der ersten und letzten Stufe des Schieberegisters SR zwei aufeinanderfolgende
Synchronisationsbits oder ein Synchronisationsbit und ein Tonbit stehen. Gibt zu
jedem dieser Augenblicke ein Modulo-10-Zähler Z1, der ebenfalls vom Systemtakt getaktet
wird, einen Endstandsimpuls ab, so liegt Wortsynchronismus vor. Endstandsimpulse
des freilaufenden Modulo-10-Zählers Z1, die einen Worttakt mit einer Frequenz von
13,9264 MHz bilden, werden über Leitungsabschnitte 114 an den Takteingang des Eingangsregisters
eines Digital-Analog-Umsetzers D/A für das Fernsehsignal übertragen. Bei Wortsynchronismus
werden mit jedem Endstandsimpuls des Modulo-10-Zählers Z1 die neun Bits des Fernsehsignales
über Leitungen 102 bis 110 vom Schieberegister SR in das Eingangs register des Digital-Analog-Umsetzers
D/A übernommen, an dessen Ausgang Al das analoge Fernsehsignal anliegt.
-
Um den Wortsynchronismus herzustellen und zu erhalten ist eine Logik
L und eine Überwachungsschaltung U zur Steuerung des Zählers Z1 vorgesehenUber Leitungen
101 und 111 ist die Logik L mit der ersten und letzten Stufe des Schieberegisters
SR verbunden. Die Leitungsabschnitte 114 führen der Logik L die Endstandsimpulse
des Zählers Z1 zu.
-
Tritt ein Endstandsimpuls des Zählers Z1 zu dem Augenblick auf, zu
dem in der ersten und letzten Stufe des Schieberegisters SR Bits mit unterschiedlichen
Werten stehen, so läuft der Zähler Z1 unbeeinflußt von der Logik L weiter. Stehen
jedoch zum Zeitpunkt, zu dem der Zähler Z1 seinen Endstand erreicht hat, Bits mit
gleichen Werten in der ersten und letzten Stufe des Schieberegisters SR, so wird
der Zähler Z1 durch eine binäre 11111 auf einer Leitung 113, die von der Logik L
an den Freigabeeingang des Zählers Z1 führt, so lange in seinem Endstand angehalten,
bis in den besagten Stufen des Schieberegisters SR wieder Bits mit unterschiedlichen
Werten stehen. Die Logik L gibt dann den Zähler Z1 durch ein "0"-Potential auf der
Leitung 113 frei; er läuft ungehindert weiter, bis er wieder seinen Endstand erreicht
hat und die geschilderte Überprüfung erneut durchgeführt wird. Auf Einzelheiten
dieses Einrastvorganges des Wortsynchronismus wird später eingegangen.
-
Liegt Wortsynchronismus vor, so führte ein auf dem Übertragungswege
verfälschtes Synchronisationsbit oder ein Tonbit mit dem Wert "0" dazu, daß der
Zähler Z1 unnötigerweise in seinem Endstand
angehalten und eine
Neusynchronisation des Worttaktes eingeleitet würde. Um unnötige Neusyn-Chronisation
zu vermeiden, beeinflußt die Überwachungsschaltung U über eine Leitung 115 die Logik
L derart, daß sie den Zähler Z1 nicht mehr anhält, wenn für eine bestimmte Anzahl
seiner Endstandsimpulse gleichzeitig Bits mit unterschiedlichen Werten in der ersten
und letzten Stufe des Schieberegisters SR gestanden haben. Diese Anzahl sollte beim
vorliegenden Beispiel nicht größer als acht sein, da - wie die oben angegebene Folge
SA zeigt - bei Vorliegen eines Tonbits mit dem Wert fo höchstens acht Mal Synchronisationsbits
mit unterschiedlichen Werten in den zuletzt erwähnten Stufen des Schieberegisters
SR stehen können.
-
Treten mehrmals hintereinander zu den Endstandsimpulsen des Zählers
Z1 gleiche Bits in der ersten und letzten Stufe des Schiebereigsters SR auf, dann
ist die Phase des Worttaktes auf den Leitungsabschnitten 114 falsch. In einem solchen
Fall wird der Einfluß der Überwachungsschaltung U auf die Logik L rückgängig gemacht,
so daß der Zähler Z1 für eine Neusynchronisation wieder angehalten werden kann.
-
Auf schaltungstechnische Einzelheiten der Logik L und der Überwachungsschaltung
U wird im Zusammenhang mit den Fig. 3 und 4 eingegangen.
-
Besteht Wortsynchronismus, so enthält - wie oben schon angedeutet
- die erste oder letzte Stufe des Schieberegisters SR bei jedem Endstandsimpuls
des Zählers Z1 ein Bit der Folge SA. Die Bits dieser
Folge werden
an den Q-Ausgang eines ersten Flip-Flops D1 übernommen, das von den Endstandsimpulsen
des Zählers Zl.getaktet wird.
-
Durch eine weitere Demultiplexbildung werden aus dieser Folge die
Tonbits isoliert, und zwar mit Hilfe eines zweiten Zählers Z2, eines Schaltwerkes
SW und eines zweiten Flip-Flops D2. Der zweite Zähler Z2 ist beim vorliegenden Zahlenbeispiel
ebenfalls ein Modulo-10-Zähler; er wird von den Impulsen des Q-Ausganges des ersten
Zählers Z1, die über Leitungsabschnitte 114a laufen, getaktet und liefert mit den
Impulsen seines eigenen Q-Ausganges den Takt von 1,39264 MHz für das digitale Tonsignal,
im folgenden Tontakt genannt. Mit dem Tontakt wird über eine Leitung 118a, die ein
nicht eingezeichnetes Verzögerungsglied enthalt, das Flip-Flop D2 getaktet. Mit
jedem Impuls des Tontaktes wird über einen Leitungsabschnitt 101a, der an den Dateneingang
des Flip-Flops D2 führt, das gerade im ersten Flip-Flop D1 gespeicherte Bit der
Folge SA an den Q-Ausgang des zweiten Flip-Flops D2 übernommen. Hat der Tontakt
die richtige Phasenlage, so ist das übernommene Bit ein Tonbit und an der Klemme
A2 ist dann das digitale Tonsignal abnehmbar.
-
Die Phasenlage des Tontaktes wird durch ein Schaltwerk SW gesteuert,
und zwar auf folgende Weise: Mit dem Worttakt auf den Leitungsabschnitten 114a werden
die Bits der Folge SA vom Q-Ausgang des ersten Flip-Flops D1 in das Schaltwerk SW
übernommen. Tritt innerhalb dieser Folge eine Abweichung von einem regelmäßigen
"0"-"1"-Wechsel auf, d.h.,
tritt ein Tonbit mit dem Wert "0" auf,
so gibt das Schaltwerk SW einen Impuls über Leitungsabschnitte 117, 117a an den
zweiten Zähler Z2 ab. Dieser Impuls setzt den Zähler Z2 auf seinen Anfangszustand
und stellt somit augenblicklich den Synchronismus des Tontaktes her.
-
Ein auf dem Übertragungsweg von einer "1" in eine "0" verfälschtes
Synchronisationsbit würde ohne Zusatzmaßnahmen eine unnötige Neusynchronisation
des Tontaktes einleiten. Eine Ausgestaltung der Erfindung sieht daher eine Kontrollschaltung
K vor, die die Impulse vom Schaltwerk SW über die Leitungsabschnitte 117, 117a zum
zweiten Zähler Z2 sperrt, wenn eine festgelegte Zahl von Impulsen des Schaltwerkes
SW auf der Leitung 117 immer gleichzeitig mit einem Endstandsimpuls des Zählers
Z2 aufgetreten ist. Wenn mehrere Male nacheinander Impulse auf der Leitung 117 nicht
gleichzeitig mit einem Endstandsimpuls des Zählers Z2 aufgetreten sind, wird die
Sperre zwischen den Leitungsabschnitten 117 und 117a durch die Kontrollschaltung
K wieder aufgehoben.
-
Fig. 3 zeigt eine Ausgestaltung der Logik L. Die Bezugszeichen an
den Leitungen lassen erkennen, wie diese Ausgestaltung mit den restlichen Funktionseinheiten
der Gesamtanordnung nach Fig. 2 verknüpft werden soll. Das gleiche gilt auch für
alle anderen Ausgestaltungen.
-
An den beiden Eingängen eines EXKLUSIV-ODER-Gatters G1 der Logik L
sind die Ausgangsleitungen 101 und 111 der ersten und letzten Stufe des Schiebereqisters
SR gelegt. Stehen hier Bits mit unterschiedlichen
Werten, so nimmt
die Variable am Ausgang des Gatters G1 den Wert "1" an, anderenfalls den Wert "'0".
-
Der Wert der Ausgangsvariable des Gatters G1 wird an einen Eingang
eines ersten NOR-Gatters G2 weitergeleitet. Ein zweiter negierter Eingang des Gatters
G2 erhält über die Leitung 114 die Endstandsimpulse des ersten Zählers Z1. Liegt
die von der Überwachungsschaltung U kommende Leitung 115, die an einen dritten Eingang
des Gatters G2 angeschlossen ist,auf "0",so nimmt die Ausgangsvariable des NOR-Gatters
G2 den Wert "1" an, wenn zum Zeitpunkt eines Endstandsimpulses des Zählers Z1 der
Ausgang des Gatters auf 1l°"lliegt. In diesem Falle wird der Zähler Z1 wegen der
1 auf der Leitung 113 bei seinem Endstand angehalten. Er läuft weiter, sobald die
Variable am Ausgang des Gatters G1 auf den Wert "1" übergeht. Wird von der Überwachungsschaltung
U über die Leitung 115 eine 1 an das Gatter G2 übertragen, so liegt dessen Ausgang
unabhängig vom Wert der Variablen an den anderen beiden Eingängen auf "0". Ein Anhalten
des Zählers Z1 über die Leitung 114 und das Gatter G1 ist dann nicht mehr möglich.
-
Fig. 4 zeigt eine Ausgestaltung der Überwachungsschaltung U. Mit jedem
Impuls des Worttaktes auf den Leitungsabschnitten 114a wird über eine Leitung 116a
der Wert in ein siebenstufiges Schieberegister SR2 eingelesen, den die Ausgangsvariable
des Gatters G1 beim Auftreten eines Endstandsimpulses des Zählers Z1 angenommen
hat. Dieser Wert ist in einem dritten Flip-Flop D3 gespeichert, das vom Worttakt
auf den Leitungsabschnitten 114 getaktet wird und
dessen Eingang
über eine Leitung 116 mit dem Ausgang des Gatters G1 verbunden ist. Da der Dateneingang
D und die sieben Ausgänge aller Stufen des Schieberegisters SR2 mit den acht Eingängen
eines UND-Gatters G4 verbunden sind, zeigt eine "1" am Ausgang des Gatters G4 an,
daß acht Mal nacheinander mit jedem Endstandsimpuls des Zählers Z1 Synchronisationsbits
in der ersten und letzten Stufe des Schieberegisters SR gestanden haben.
-
Der Synchronismus gilt dann als hergestellt. Mit dem nächsten Impuls
des Worttaktes auf den Leitungsabschnitten 114a nach dem Auftreten der "1" am Ausgang
des Gatters G4, wird der Q-Ausgang eines J-K-Flip-Flops F1 auf 1 gesetzt. Da der
Q-Ausgang des Flip-Flops F1 über die Leitung 115 mit einem Eingang des Gatters G2
der logischen Schaltung GL verbunden ist, wird nun eine Neusynchronisation der Worttakte
auf den Leitungen 114 und 114a verhindert. Ein NOR-Gatter G3 der Überwachungsschaltung
U setzt jedoch den Q-Ausgang des Flip-Flops F1 auf "0", wenn auf der Leitung 116a
vier Mal nacheinander eine binäre "0" aufgetreten ist.
-
Der erste Eingang des NOR-Gatters G3 ist mit dem Dateneingang des
Schieberegisters SR2 verbunden, während die restlichen drei Eingänge des NOR-Gatters
G3 an jeweils einen Ausgang der drei ersten Stufen des Schieberegisters SR2 führen.
Der Ausgang des Gatters G3 ist mit dem J-Eingang des Flip-Flops F1 verbunden.
-
Fig. 5 zeigt eine Ausgestaltung des Schaltwerkes SW, mit dessen Ausgangs
impulsen der zweite Zähler Z2 auf seinen Anfangszustand gesetzt werden kann.
-
Mit dem synchronisierten Worttakt auf der Leitung 114a
werden
die Bits der Folge durch ein zweistufiges Schieberegister SR3 geschoben. Der Dateneingang
des Schieberegisters SR3 sowie die Ausgänge der beiden Stufen führen an jeweils
einen von drei negierten Eingängen eines UND-Gatters G5. Tritt auf den Leitungsabschnitten
101a drei Mal nacheinander im Zeitraster des Worttaktes, der auf den Leitungsabschnitten
114a vorliegt, eine "0" auf, so nimmt die Ausgangsvariable des Gatters G5 für diesen
Fall den Wert 1 an. Sieht man von Übertragungsfehlern ab, so kann die Ausgangsvariable
des Gatters G5 nur von einem Tonbit mit dem Wert "0" auf "1" gesetzt werden.Dieser
Impuls wird über die Leitungen 117 und 117a vom Gatter G5 an den Ladeeingang des
Zählers Z2 übertragen, sofern die Kontrollschaltung K die Weiterleitung des Impulses
nicht unterbindet.
-
Nach Fig. 6, die die Kontrollschaltung K zeigt, erfolgt die Weiterleitung
von Impulsen von der Leitung 117 auf die Leitung 117a über ein UND-Gatter G9. Der
eine Eingang des Gatters G9 ist mit dem Ausgang des Schaltwerkes SW verbunden, während
der Ausgang dieses Gatters zum Ladeeingang des Zählers Z2 führt. Durch die Variable
am Q-Ausgang des zweiten J-K-Flip-Flops F2 wird das Gatter G9 für die Impulse vom
Schaltwerk SW geöffnet oder gesperrt.
-
Das zweite Flip-Flop F2 wird von den Endstandsimpulsen zweier weiterer
Zähler Z3 und Z4 angesteuert; dabei werden die Ends tands impulse des Zählers Z3
an den K-Eingang und die des Zählers Z4 an den J-Eingang des Flip-Flops F2 geführt.
Das Flip-Flop F2
wird getaktet, und zwar - ebenso wie die Zähler
Z3 und Z4 - vom Worttakt auf den Leitungsabschnitten 114a.
-
Der Zähivorgang des Zählers Z3 bzw. des Zählers Z4 wird durch ein
NAND-Gatter G6 bzw. G7 gesteuert.Der Ausgang eines jeden NAND-Gatters ist mit dem
Freigabeeingang des zugeordneten Zählers verbunden. Da an einem Eingang des NAND-Gatters
G6 über eine Leitung 118 die Endstandsimpulse des Zählers Z2 und an den anderen
Eingang über die Leitung 117 die Ausgangs impulse des Schaltwerkes SW gegeben werden,
liegt der Ausgang dieses Gatters nur dann auf "0"-Potential, wenn die Impulse auf
den Leitungen 117 und 118 gleichzeitig das Gatter G6 erreichen, d.h.
-
also, wenn Synchronismus des Tontaktes vorliegt.
-
In diesem Falle wird der Zähler Z3 um eine Einheit weitergestellt.
Ist sein Endstand nl erreicht, wird durch den Endstandsimpuls der Q-Ausgang des
Flip-Flops F2 auf "0" rückgesetzt. Damit ist das Gatter G9 gesperrt und der Lauf
des Zählers Z2 wird vom Schaltwerk SW nicht mehr beeinflußt.
-
Eine Neusynchronisation des Tontaktes wird erst dann eingeleitet,
wenn der Zähler Z4 seinen Endstand n2 erreicht hat. Der Zählbetrieb bei diesem Zähler
ist nur dann möglich, wenn die Impulse auf der Leitung 117, die an einen Eingang
des Gatters G7 geführt sind, nicht mit den Impulsen auf der Leitung 118,die am anderen
negierten Eingang des Gatters G7 anliegen, zusammenfallen. Die Ausgangs impulse
des Schaltwerkes SW durchlaufen dann das Gatter G7, werden an dessen Ausgang negiert
und ermöglichen durch die "0" am Freigabeeingang des Zählers Z4 dessen Weiterschalten
um genau eine Einheit.
-
Hat einer der beiden Zähler 23 oder 24 seinen Endstand erreicht, so
werden - abgesehen vom Setzen bzw. Rücksetzen des Flip-Flops F2 - beide Zähler durch
den zugehörigen Endstandsimpuls mit Hilfe eines ODER-Gatters G8 auf ihren Anfangszustand
gesetzt. Die Leitungen für die Endstandsimpulse der Zähler Z3 und 24 sind daher
mit den Eingängen des ODER-Gatters G8 und dessen Ausgang mit dem Ladeeingang eines
jeden der beiden Zähler 23 und 24 verbunden.
-
Fig. 7 veranschaulicht die Synchronisation des Worttaktes für den
Fall, daß mehrere aufeinanderfolgende TV-Worte gleich sind. Der Wortsynchronismus
rastet dann besonders schnell ein. Die mit G1 bezeichnete Zeile der Fig. 7 enthält
einen bitweise angegebenen Ausschnitt aus einem Zeitmultiplexsignal mit dem Rahmenaufbau
nach Fig. 1. Der Rahmenaufbau ist in Fig. 7 dadurch erkennbar gemacht, daß die Synchronisationsbits
unterstrichen sind. Die Verbindungslinien deuten an, welche Bits zu einem bestimmten
Augenblick über die Leitungen 101 und 111 gleichzeitig in das Gatter Gl der Logik
L einlaufen.
-
Die Zeile E2 stellt die Modulo-2-Verknüpfung dieser Bits dar, also
die Ausgangsvariable des Gatters G1.
-
Sie ist nur dann "1", wenn beide einlaufenden Bits Synchronisationsbits
sind oder wenn ein Synchronisationsbit und einTonbitmit dem Wert "X" einlaufen.
-
In der dritten Zeile E3 ist der Wert der Variable angegeben, die den
Endstand des Modulo-lQ-Zählers Z1 anzeigt. Ist ihr Wert "1", so gleicht der augenblickliche
Zählerstand dem Endstand. Zum Zeitpunkt A
in Fig. 2 laufen gleiche
Bits in das Gatter Gl ein und der Zähler Z1 habe den Endstand erreicht. Beim nächsten
Impuls des Systemtaktes laufen wiederum gleiche Bits in das Gatter G1 ein, daher
wird der Zähler Z1 in seinem Endstand festgehalten. Der Synchronismus ist zum Zeitpunkt
B erreicht, sofern das Bit im Zeitpunkt B ein Synchronisationsbit oder ein Tonbit
T mit dem Wert "1" ist. Falls zum Zeitpunkt B ein Tonbit mit dem Wert "0" auftritt,
bleibt der Zähler Z1 im Endstand stehen. Der Synchronismus ist dann erst zum Zeitpunkt
D erreicht.
-
Wie aus Fig. 7 ersichtlich, rastet der Wortsynchronismus spätestens
nach vier gleichen TV-Worten ein.
-
Tastet man ein Video-Signal mit etwa 14 MHz ab, so treten vier gleiche
Abtastwerte z.B. während der horizontalen Austastlücke auf. Daher ist der Synchronismus
spätestens nach der Dauer einer Fernsehzeile eingerastet. In der Regel nimmt die
Synchronisation jedoch weniger Zeit in Anspruch, da der Synchronismus auch beim
Auftreten ungleicher TV-Worte einrastet.
-
Schnellschaltende Bauteile der Anordnung nach Fig. 1 sind das Schieberegister
SR, die Taktrückgewinnung TR, die Logik L, der Zähler Z1, die Flip-Flops D1 und
D3 sowie das Eingangsregister des Digital-Analog-Umsetzer D/A. Nicht erwähnt sind
für die Erfindung unwesentliche Schaltungsteile wie z.B. Einheiten zur Anpassung
der Logikpegel zwischen Bauteilen unterschiedlicher Technologie.
-
Leerseite