NO167111B - Lagerprogrammerbar styring. - Google Patents
Lagerprogrammerbar styring. Download PDFInfo
- Publication number
- NO167111B NO167111B NO834725A NO834725A NO167111B NO 167111 B NO167111 B NO 167111B NO 834725 A NO834725 A NO 834725A NO 834725 A NO834725 A NO 834725A NO 167111 B NO167111 B NO 167111B
- Authority
- NO
- Norway
- Prior art keywords
- word
- processor
- user program
- data
- components
- Prior art date
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000013500 data storage Methods 0.000 claims description 10
- 238000009877 rendering Methods 0.000 claims description 5
- 238000007726 management method Methods 0.000 claims 2
- 238000012360 testing method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Circuits Of Receivers In General (AREA)
- Multi Processors (AREA)
- Programmable Controllers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Devices For Executing Special Programs (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
- Electrotherapy Devices (AREA)
- Vehicle Body Suspensions (AREA)
Description
Oppfinnelsen angår en lagerprogrammerbar styring med syklisk gjennomløpende brukerprogram og bestående av minst: a) en ordprosessor til å behandle operativsystem- og ord-kommandoer, b) en bitprosessor til å behandle binære sammenknytningskommandoer, c) operativsystemlager, brukerprogramlager, datalager med binær prosessgjengivelse og periferi-komponenter, samt d) busser til å forbinde de ovennevnte komponenter.
Lagerprogrammerbare styringer er nærmere beskrevet f.eks.
i tidsskriftet Siemens Energitechnik 1979, hefte 2, side 43-47; 1979, hefte 4, side 136-139 eller 1980, hefte 9, side 360-363 såvel som i europeisk patentskrift 10 170 og US-PS 3 921 146 eller 3 942 158.
En bekvem lagerprogrammerbar styring skal både kunne gjennomføre logiske sammenknytninger med data av en bits bredde og også kunne utføre komplekse funksjoner med data av et ords bredde, f.eks. aritmetikkfunksjoner, dataoverføring, tidsdannelse og telleprosesser. Vesentlig i den forbindelse er at de rent binære sammenknytningskommandoer i det syklisk realiserte program gjennomløpes hyppigere enn de komplekse funksjoner. Det samlede programs kjøretid og dermed styringens reaksjonstid avhenger altså vesentlig sterkere av tiden for utførelse av de binære sammenknytningsprogrammer enn av kjøre-tiden for de komplekse funksjoner.
Det er derfor gunstig å benytte et flerprosessorsystem hvor utførelsen av binærkommandoene blir overlatt en særskilt rask bitprosessor, mens en relativt langsom ordprosessor derimot kan utføre de komplekse funksjoner (jfr. f.eks. tidsskriftet Siemens Energietechnik 1980, hefte 9, s. 361). Ved den kjente lagerprogrammerbare styring med ord- og bitprosessor er også inngangs- og utgangskomponéntene tilkoblet styringens busser. Da disse bussystemer derfor strekker seg utenfor prosessorkomponentene og eventuelt også må gå utover rammene for det egentlige styreapparats kapsel, fås relativt lange bussgangtider og dermed relativt lange tider for utførelse av kommandoene.
Den foreliggende oppfinnelses oppgave består i å gi anvisning på en enkel oppbygning av en lagerprogrammerbar flerprosessorstyring av den innledningsvis angitte art, hvormed det blir mulig å minimere gangtiden for det samlede program.
Denne oppgave blir ifølge oppfinnelsen løst ved hjelp
av følgende trekk:
e) Ordprosessoren disponerer en særskilt periferibuss til datautveksling med periferikomponentene og en derfra adskilt intern systembuss til datautveksling med de øvrige nevnte komponenter, f) dataoverføring mellom periferikomponentene og datalager forløper utelukkende over ordprosessoren,
idet bit-prosessoren stanses ved ordprosessorens aksess til datalageret, g) bitprosessoren har bare via egne separate interne busser aksess til brukerprogramlager og datalager, h) bitprosessoren som gjennomfører brukerprogrammet, går når en ordkommando fastslås, til holdetilstand og utløser
dermed ordprosessorens avvikling av vedkommende
ordkommando, og
i) ordprosessoren starter etter avvikling av ordkommandoen bitprosessoren påny.
Takket være avkoblingen av bitprosessoren og av ordprosessorens interne systembuss fra periferien, blir det mulig å utføre kommandoer meget raskt og dermed å forkorte den samlede kjøretid for programmet.
For at programmets kjøretid' ikke skal tilta for sterkt
på grunn av den ved syklusgrensene nødvendige utveksling av prosessgjengivelsen mellom periferi og datalager, er det videre gunstig om de? binærsignaler som kommer fra periferikomponentenes prosessignalformer, blir overført med ordbredde, f.eks. 8 bit brede, over periferi- og internsystembuss.
Oppfinnelsen vil bli belyst nærmere under henvisning
til tegningen:
Den strekpunktert innrammede sentralenhet 3 hos den lagerprogrammerbare styring bearbeider de fra periferienhetene kommende signaler i samsvar med det forhåndsbestemte brukerprogram og består i det vesentlige av en ordprosessor 1 og en bitprosessor 2. Ordprosessoren 1 er en vanlig mikroprosessor, f.eks. organisert med 8 bits bredde, og tjener til å utføre den komplekse funksjon med ordbrede data. Til disse hører f.eks. aritmetiske operasjoner, dataoverføring, tidsdannelse og/eller telleprosesser. Ordprosessoren 1 styrer og adresserer den såkalte periferibus 11, som via et drivertrinn 15 er koblet til dens interne buss 13. Til denne periferibuss 11 er koblet trinn 4 for inn- og utgang fra og til prosessoren, intelligent periferi 5, som f.eks. vei- og hastighets-analysekomponenter, og koblingskomponenter 6 for tilslutning til en datamaskin. Ordprosessoren 1 disponerer videre et serielt grensesnitt 14 hvormed der kan settes opp en forbindelse til en programmerings- og testeinnretning, og også en intern systembus 12 som er tilkoblet over drivertrinn 16, og som ikke går utenfor prosessorkomponenten og dermed er meget hurtigvirkende. Til denne interne systembuss 12 er koblet driftssystemlageret 17 for ordprosessoren samt et arbeidslager 18. Videre har ordprosessoren via denne systembuss 12 aksess til bitprosessoren og via datapenser 9 også aksess til det påstikkbare brukerprogramlager 7 og til datalageret 8 med prosessgjengivelse. Styringen arbeider bare med denne prosessgjengivelse ved periferikomponentenes inngangs- og utgangssignaler og utveksler ved syklusendene prosessgjengivelsen med periferien.
Den raske bitprosessor 2 har via datapensene 9 bare aksess til brukerprogramlager 7 og datalager 8. Denne bitprosessor 2 leser de i brukerprogramlageret 7 stående kommandoer i brukerprogrammet sekvensielt og manipulerer ved binære sammenknytningskommandoer prosessgjengivelsen, dvs. de binære data i datalageret 8 tilsvarende. Hvis bitprosessoren 2 under lesningen av brukerprogrammet støter på en ordkommando, stanser den og stiller den nødvendige informasjon for behandling av ordkommandoen til rådighet for ordprosessoren, fordelaktig på den måte at der i. bitprosessoren stilles til rådighet for ordprosessoren en inngangsadresse i en tilsvarende pro-
gramdel for utførelse av kommandoer.
Er ordkommandoen - eventuelt under aksess til bruker-
programlager 7 og datalager 8 - fullført, så starter ordpro-
sessoren 1 påny bitprosessoren 2, som går videre med av-
viklingen av brukerprogrammet. I den forbindelse er ordpro-
sessoren 1 ikke belastet med lange bussgangtider på periferi-
bussen under sin innhenting av kommandoer og under andre operasjoner.
Ordprosessoren 1 har også til oppgave å besørge dataover-
føring mellom prosessignalformene i periferikomponentene 4 og datalageret. Til dette gjør den bruk av periferibussen 11 og den interne systembuss 12. For også ved utveksling av data å holde tidene kortest mulig, er prosessignalformene i periferikomponentene 4 organisert med ordbredde (f.eks. 8 bits), slik at det til enhver tid er mulig å overføre flere binærsignaler, f.eks. svarende til bryterstillinger "inn"
og "ut", samtidig.
Ennvidere har ordprosessoren til oppgave å behandle operativsystemfunksjoner som f.eks. startfunksjoner, selv-
diagnose, kobling til programmerings- og testinnretningen over det serielle grensesnitt samt test- og igangsettelses-
funksjoner.
Ordprosessoren 1 behandler bitprosessoren 2 som en intel-
ligent periferikomponent. Da begge prosessorene kan kommuni-
sere med både brukerprogramlageret 7 og datalageret 8, må ordprosessoren 1 når den aksesserer et av disse to lagre,
stanse bitprosessoren 2. Begge prosessorene kan drives taktsyn-
kront og ved behov synkroniseres internt i bitprosessoren.
Claims (3)
1. Lagerprogrammerbar styring med syklisk gjennomløpende brukerprogram og bestående av minst:
a) en ordprosessor til å behandle operativsystem- og ord-kommandoer, b) en bitprosessor til å behandle binære sammenknytningskommandoer, c) operativsystemlager, brukerprogramlager, datalager med binær prosessgjengivelse og periferikomponenter, samt d) busser til å forbinde de ovennevnte komponenter, karakterisert ved følgende trekk: e) ordprosessoren (1) disponerer en særskilt periferibuss (11) til datautveksling-med periferikomponentene (4,5) og en derfra adskilt intern systembuss (12) til datautveksling med de øvrige nevnte komponenter, f) dataoverføring mellom periferikomponenter (4,5) og datalager (8) forløper utelukkende over ordprosessoren (1), idet bit-prosessoren (2) stanses ved ordprosessorens aksess til datalageret, g) bitprosessoren (2) har bare via egne separate interne busser (21,22) aksess til brukerprogramlager (7) og datalager (8), h) bitprosessoren (2) som gjennomfører brukerprogrammet, går når en ordkommando fastslås, til holdetilstand og utløser derved ordprosessorens (1) avvikling av vedkommende ordkommando , og i) ordprosessoren (1) starter etter avvikling av ordkommandoen bitprosessoren (2) påny.
2. Styring som angitt i krav 1,
karakterisert ved at den over ordprosessoren (1) forløpende dataoverføring av proseasgjengivelsen mellom periferikomponenter (4,5) og datalager (8) er organisert med ordbredde.
3. Styring som angitt i krav 1,
karakterisert ved at der til periferibussen i tillegg kan kobles komponenter (6) for datamaskintilkobling.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833302929 DE3302929A1 (de) | 1983-01-28 | 1983-01-28 | Speicherprogrammierbare steuerung |
Publications (3)
Publication Number | Publication Date |
---|---|
NO834725L NO834725L (no) | 1984-07-30 |
NO167111B true NO167111B (no) | 1991-06-24 |
NO167111C NO167111C (no) | 1991-10-02 |
Family
ID=6189493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO834725A NO167111C (no) | 1983-01-28 | 1983-12-21 | Lagerprogrammerbar styring. |
Country Status (8)
Country | Link |
---|---|
US (1) | US4648068A (no) |
EP (1) | EP0121037B1 (no) |
JP (1) | JPS59142611A (no) |
AT (1) | ATE33724T1 (no) |
DE (2) | DE3302929A1 (no) |
DK (1) | DK34884A (no) |
ES (1) | ES529241A0 (no) |
NO (1) | NO167111C (no) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157595A (en) * | 1985-07-19 | 1992-10-20 | El Paso Technologies, Company | Distributed logic control system and method |
JPS62169205A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | プログラマブルコントロ−ラ |
JPH0827645B2 (ja) * | 1987-04-27 | 1996-03-21 | 株式会社東芝 | プログラマブルコントロ−ラ |
JPH01223505A (ja) * | 1988-03-02 | 1989-09-06 | Matsushita Electric Ind Co Ltd | シーケンスコントローラ |
JP2685245B2 (ja) * | 1988-10-05 | 1997-12-03 | 株式会社東芝 | プログラマブルコントローラ |
US4935868A (en) * | 1988-11-28 | 1990-06-19 | Ncr Corporation | Multiple port bus interface controller with slave bus |
GB2232514B (en) * | 1989-04-24 | 1993-09-01 | Yokogawa Electric Corp | Programmable controller |
US5586275A (en) * | 1989-05-04 | 1996-12-17 | Texas Instruments Incorporated | Devices and systems with parallel logic unit operable on data memory locations, and methods |
US5019980A (en) * | 1989-07-14 | 1991-05-28 | The Boeing Company | General purpose avionics display monitor |
US5274795A (en) * | 1989-08-18 | 1993-12-28 | Schlumberger Technology Corporation | Peripheral I/O bus and programmable bus interface for computer data acquisition |
US5485590A (en) * | 1990-01-08 | 1996-01-16 | Allen-Bradley Company, Inc. | Programmable controller communication interface module which is configurable by a removable memory cartridge |
JPH04133102A (ja) * | 1990-09-26 | 1992-05-07 | Mitsubishi Electric Corp | プログラマブル・コントローラ及びその制御方法 |
JP2848060B2 (ja) * | 1991-10-24 | 1999-01-20 | 株式会社日立製作所 | プログラマブルコントローラおよびシーケンス制御方法 |
JP3369204B2 (ja) * | 1991-10-25 | 2003-01-20 | 株式会社東芝 | プログラマブルコントローラ |
KR100304607B1 (ko) * | 1994-10-11 | 2001-11-22 | 윤종용 | 프로그래머블로직콘트롤러용고속명령처리시스템 |
US5799207A (en) * | 1995-03-28 | 1998-08-25 | Industrial Technology Research Institute | Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device |
US5933651A (en) * | 1995-09-29 | 1999-08-03 | Matsushita Electric Works, Ltd. | Programmable controller |
KR100413674B1 (ko) * | 1996-12-05 | 2004-02-14 | 삼성전자주식회사 | 하드와이어드 서브루틴 생성장치 |
US5941966A (en) * | 1997-05-05 | 1999-08-24 | International Business Machines Corporation | Method and apparatus using a plural level processor for controlling a data bus |
JP2000339008A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | プログラマブルコントローラ |
FR2824650A1 (fr) | 2001-05-10 | 2002-11-15 | Koninkl Philips Electronics Nv | Systeme de traitement de donnees et procede de distribution d'acces a des memoires |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631405A (en) * | 1969-11-12 | 1971-12-28 | Honeywell Inc | Sharing of microprograms between processors |
US3921146A (en) * | 1973-01-05 | 1975-11-18 | Gen Electric | Programmable data processor and controller system |
US3942158A (en) * | 1974-05-24 | 1976-03-02 | Allen-Bradley Company | Programmable logic controller |
US4150429A (en) * | 1974-09-23 | 1979-04-17 | Atex, Incorporated | Text editing and display system having a multiplexer circuit interconnecting plural visual displays |
US4058711A (en) * | 1976-04-16 | 1977-11-15 | Cincinnati Milacron Inc. | Asynchronous dual function multiprocessor machine control |
CA1103364A (en) * | 1977-04-25 | 1981-06-16 | Raymond A. Grudowski | Programmable controller with integral microprocessor |
US4165534A (en) * | 1977-04-25 | 1979-08-21 | Allen-Bradley Company | Digital control system with Boolean processor |
US4161024A (en) * | 1977-12-22 | 1979-07-10 | Honeywell Information Systems Inc. | Private cache-to-CPU interface in a bus oriented data processing system |
JPS54114687A (en) * | 1978-02-27 | 1979-09-06 | Toyoda Mach Works Ltd | Sequence controller |
DE2842372A1 (de) * | 1978-09-28 | 1980-04-10 | Siemens Ag | Speicherprogrammierbare steuerung |
JPS55124806A (en) * | 1979-03-20 | 1980-09-26 | Mitsubishi Heavy Ind Ltd | Sequencing circuit of microcomputer |
US4245307A (en) * | 1979-09-14 | 1981-01-13 | Formation, Inc. | Controller for data processing system |
DE3001638A1 (de) * | 1980-01-17 | 1981-07-23 | Siemens AG, 1000 Berlin und 8000 München | Passives bussystem fuer dezentral strukturierte mehrrechneranordnungen, insbesondere multimikrocomputer-anordnungen |
CH637228A5 (fr) * | 1980-03-27 | 1983-07-15 | Willemin Machines Sa | Dispositif de commande d'une machine ou d'une installation. |
DE3101270C2 (de) * | 1981-01-16 | 1985-07-25 | Christian Dipl.-Ing. 8000 München Nitschke | Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung |
DE3130746C2 (de) * | 1981-08-04 | 1985-01-31 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Verfahren zur Programmsteuerung bei einer freiprogrammierbaren Steuerung und Anordnung zur Durchführung des Verfahrens |
-
1983
- 1983-01-28 DE DE19833302929 patent/DE3302929A1/de not_active Withdrawn
- 1983-12-21 NO NO834725A patent/NO167111C/no unknown
-
1984
- 1984-01-04 US US06/568,106 patent/US4648068A/en not_active Expired - Fee Related
- 1984-01-16 AT AT84100394T patent/ATE33724T1/de not_active IP Right Cessation
- 1984-01-16 DE DE8484100394T patent/DE3470618D1/de not_active Expired
- 1984-01-16 EP EP84100394A patent/EP0121037B1/de not_active Expired
- 1984-01-26 DK DK34884A patent/DK34884A/da not_active Application Discontinuation
- 1984-01-27 JP JP59013218A patent/JPS59142611A/ja active Pending
- 1984-01-27 ES ES529241A patent/ES529241A0/es active Granted
Also Published As
Publication number | Publication date |
---|---|
NO167111C (no) | 1991-10-02 |
EP0121037B1 (de) | 1988-04-20 |
DE3302929A1 (de) | 1984-08-02 |
EP0121037A2 (de) | 1984-10-10 |
DE3470618D1 (en) | 1988-05-26 |
DK34884A (da) | 1984-07-29 |
ATE33724T1 (de) | 1988-05-15 |
JPS59142611A (ja) | 1984-08-15 |
DK34884D0 (da) | 1984-01-26 |
NO834725L (no) | 1984-07-30 |
ES8500475A1 (es) | 1984-10-01 |
EP0121037A3 (en) | 1985-08-21 |
US4648068A (en) | 1987-03-03 |
ES529241A0 (es) | 1984-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO167111B (no) | Lagerprogrammerbar styring. | |
US6145099A (en) | Debugging system | |
NO167114B (no) | Lagerprogrammerbar styring. | |
NO167112B (no) | Lagerprogrammerbar styring med ord- og bitprosessor. | |
KR950009691B1 (ko) | 정보처리장치의 테스트용이화회로 | |
JPS6342299B2 (no) | ||
JPS59142610A (ja) | ストア−ド・プログラム式制御装置 | |
JPH04190430A (ja) | ソフトウェア開発用エミュレータ | |
JPS6365983B2 (no) | ||
JPS59112350A (ja) | プログラム監視制御方式 | |
JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
JPS6356569B2 (no) | ||
JPH0217555A (ja) | メモリ診断方式 | |
JP2504754B2 (ja) | 中央処理装置 | |
JP2654105B2 (ja) | マイクロプロセッサ | |
JPS62192824A (ja) | 処理装置アクセス方式 | |
JPH01102649A (ja) | 障害情報採取方式 | |
SU1262511A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
JPH04127348A (ja) | 共通メモリアクセストレース方式 | |
JPS6232512B2 (no) | ||
JPS6329852A (ja) | マイクロコンピユ−タ応用機器の開発装置 | |
JPS6212541B2 (no) | ||
JPS6244663B2 (no) | ||
JPH0228177B2 (no) | ||
JPH02110744A (ja) | 情報処理装置 |