NL8900635A

NL8900635A - Tweevoudig computerstelsel.

Info

Publication number: NL8900635A
Application number: NL8900635A
Authority: NL
Original assignee: Yokogawa Electric Corp
Priority date: 1988-04-13
Filing date: 1989-03-15
Publication date: 1989-11-01
Also published as: GB2251967B; GB9204279D0; GB9204278D0; BR8901738A; GB2251966B; GB2251967A; GB2217487A; DE3911848C2; CN1041466C; DE3911848A1; KR890016466A; CN1037417A; GB2217487B; GB2251966A; GB8904779D0; KR920003453B1

Description

* N035684 1 .

Tweevoudig coroputerstel sel t

ACHTERGROND VAN DE UITVINDING

1. Gebied van de uitvinding

De onderhavige uitvinding heeft betrekking op een tweevoudig coniputerstel sel dat gebruik maakt van twee verwerkingseenheden voor de verbetering van een continuïteit bij de sturing op het moment van 5 tweevoudige schakeling en meer in het bijzonder op een tweevoudig com-puterstelsel dat voorzien is van twee verwerkingseenheden waarvan de ene in een feitelijk-werkzame toestand (hoofdstelsel) komt, wanneer de ^ andere in een paraattoestand (hulpstelsel) komt tegen een falen van het t hoofdstelsel, en een tweevoudige stuureenheid voor het waarnemen van de ; 10 werking van de twee verwerkingseenheden en zodoende voor de sturing zodat een verwerkingseenheid tot bekrachtiging wordt gestuurd terwijl de andere verwerkingseenheid in paraattoestand wordt gehouden.

2. Beschrijving van de stand van de techniek

Een tweevoudig stelsel is tot nu toe toegepast als een beschikbare 15 techniek voor het vergroten van de betrouwbaarheid van een stuurstel-sel.

Het stelsel voor de vergroting van de betrouwbaarheid doormiddel van twee verwerkingseenheden (computers) wordt bijvoorbeeld beschreven in U.S. PAT. Nos. 3.503.048; 3.562.716; 3.864.670 en andere.

20 Fig. 1 is een tekening in de vorm van een blokschema dat een voorbeeld geeft van een tweevoudig stuurstelsel volgens de stand van de techniek zoals beschreven in U.S. PAT. No. 3.864.670. Het stelsel is voorzien van twee verwerkingseenheden (computers) PCI, PC2, een tweevoudige stuureenheid DXC voor de waarneming van de werking van deze 25 verwerkingseenheden, en meerdere ingangs-/uitgangs-eenheden 101 tot IOn aangesloten op de twee verwerkingseenheden via een bus.

De tweevoudige stuureenheid DXC neemt de werking waar van de twee verwerkingseenheden PCI, PC2, bekrachtigt een van de twee eenheden terwijl hij de andere in paraattoestand houdt en is werkzaam voor het 30 schakelen van een toewijzing van de feitelijke werking aan de andere zijde van de verwerkingseenheid wanneer de verwerkingseenheid op de feitelijk-werkzame zijde faalt of voor onderhoudswerk of dergelijke van het stelsel wordt gedemonteerd.

Hier is het mét betrekking tot de tweevoudige stuureenheid DXC 35 algemene praktijk dat een terugstel signaal van het stelsel toegepast wordt voor de tijdsturing zodat de feitelijk-werkzame toestand overgeschakeld wordt naar de paraattoestand van de twee verwerkingseenheden.

8900635.' 'i * 2

In een dergelijk tweevoudig computerstel sel wordt, indien het stelsel eenmaal is teruggesteld, een manipul eertijd voor de initialisatie vereist alvorens terug te keren, en daarom is het een inherent probleem dat een computersturing gedurende enkele honderd ms of in het 5 ergste geval enkele seconden blijft hangen.

SAMENVATTING VAN DE UITVINDING

De uitvinding is gedaan met het oog op dergelijke omstandigheden en zijn belangrijkste doel is om een tweevoudig computerstelsel tot stand te brengen waarin een schakel tijd zal worden verkort en het blij-10 ven hangen van de sturing vermeden wordt door toepassing van een hard-ware-onderbreking van de verwerkingseenheid bij het tweevoudig schakelen (op het moment van stuuroverdracht).

Een ander doel van de uitvinding is om een tweevoudig computerstel sel tot stand te brengen voorzien van middelen voor het gelijkmaken 15 van de inhoud van geheugens in twee verwerkingseenheden zodat een stuuroverdracht van een verwerkingseenheid naar de andere verwerkingseenheid in een tweevoudige stuureenheid vergemakkelijkt wordt, waarin een continuïteit van de sturing vergroot kan worden wanneer de stuuroverdracht van de ene verwerkingseenheid naar de andere wordt uitge-20 voerd, de inhoud van een geblokkeerde toegang naar gelijkmakende middelen wordt beveiligd, waarbij de betrouwbaarheid vergroot wordt.

Een ander doel van de uitvinding is om een stelsel tot stand te brengen waarin een tweevoudige stuureenheid en een van de verwerkingseenheden worden gedemonteerd van het stelsel en de ene verwerkingseen-25 heid klaar is voor werking.

KORTE BESCHRIJVING VAN DE TEKENINGEN

Fig. 1 is een tekening in de vorm van een blokschema dat een voor-beeld geeft van een tweevoudi g computerstelsel volgens de stand van de techniek; 30 fig. 2 is een blokschema dat een uitvoeringsvorm van de uitvinding weergeeft; fig. 3 is een tekening in de vorm van een blokschema dat een hoofddeel toont van een ander voorbeeld van de uitvinding; fig. 4 is een blokschema van het voorbeeld van fig. 3; 35 fig. 5 is een blokschema dat een ander voorbeeld van de uitvinding weergeeft; fig. 6 toont in concept aan de hand van een voorbeeld het principe van de werking; fig. 7 is een blokschema dat een ander voorbeeld van de uitvinding 40 weergeeft; 8900635 .

3 3 * fig. 8 is een tekening in de vorm van een blokschema dat een frameconstructie weergeeft van gelijkmakingsgegevens die in FIFO in fig. 7 zijn geladen; fig. 9 is een stroomschema voor de uitvoering van een sequent!e-5 tabelverwerking van een verwerkingseenheid in een verwerk!ngssturing in fig. 7; fig. 10 is een stroomschema dat een gelijkmakingswerking weergeeft die uitgevoerd wordt door een andere verwerkingseenheid in fig. 7; fig. 11 is een blokschema dat een ander voorbeeld van de uitvin-10 ding weergeeft; fig. 12 is een blokschema dat een voorbeeld geeft van een busfunc-tiestopinrichting in fig. 11; fig. 13 is een verklarende tekening van een door toevoermiddelen in fig. 11 voortgebracht signaal; 15 fig. 14 is een blokschema dat een andere uitvoeringsvorm volgens de uitvinding weergeeft; fig. 15 en fig. 16 zijn tijdschema’s voor de weergave van de werking van het stelsel van fig. 14; fig. 17 is een blokschema dat een ander voorbeeld van de uitvoe-20 ringsvorm van fig. 14 weergeeft; fig. 18 is een blokschema dat een andere uitvoeringsvorm van de uitvinding weergeeft; fig. 19 is een tekening van werkzame golfvormen die een signaal-niveau weergeeft in elke toestand; 25 fig. 20 is een blokschema dat een andere uitvoeringsvorm van de uitvinding weergeeft; fig. 21 is een tekening in de vorm van een blokschema dat een voorbeeld geeft van de werkzame toestand van het stelsel in fig. 20; fig. 22 is een blokschema dat een voorbeeld weergeeft van een al-30 gemene constructie van het stelsel volgens de uitvinding; fig. 23 is een blokschema dat een interne constructie toont van de gemeenschappelijke nesteenheid in fig. 22; fig. 24 is een tijdschema dat een voorbeeld van de gemeenschappelijke nesteenheid weergeeft.

35 BESCHRIJVING VAN DE VOORKEURSUITVOERINGSVORMEN

Fig. 2 is een blokschema dat een uitvoeringsvorm volgens de uitvinding weergeeft.

In de tekening geven referentietekens PCI, PC2 tweevoudige proces-soreenheden aan en DXC geeft een tweevoudige stuureenheid aan, die sig-40’ nalen STSL, ST5R waarneemt die de werkzame toestanden aangegeven die 8900635v * 4 opgewekt worden door de twee verwerkingseenheden PCI, PC2; die een ver-werkingseenheid bekrachtigt terwijl de andere verwerkingseenheid in pa-raattoestand wordt gehouden en hij wekt tweevoudige stuursignalen DCSL, DCSR op voor de schakeling van een toewijzing van de feitelijke werking 5 naar de zijde van de andere verwerkingseenheid wanneer de verwerkingseenheid op de feitelijk-werkzame zijde faalt of hij wordt gedemonteerd van het stelsel voor onderhoudswerk of dergelijke.

BS1L, BS1R geven eerste bussen aan, die de tweevoudige stuureen-heid DXC en de twee verwerkingseenheden PCI, PC2 verbinden en zij geven 10 gegevens door voor het wederzijds gelijkmaken van gegevensbanken.

101 tot IOn geven ingangs-/uitgangseenheden weer, die variëren in type voor zover ze signalen invoeren vanuit het proces of signalen uitvoeren naar het proces, waarbij ze een gemeenschappelijke communicatiefunctie hebben voor het overdragen van signalen naar een ander stel-15 sel en dergelijke.

BS2 geeft een tweede bus aan via welke gegevens worden uitgewisseld tussen de verwerkingseenheden PCI, PC2 en de ingangs-/uitgangseen-heden 101 tot IOn, waarbij beide aan elkaar gekoppeld worden. De tweede bus BS2 maakt gebruik van een standaardbus zodat verschillende in de 20 toekomst te ontwikkelen ingangs-/uitgangseenheden worden verbonden aan die welke reeds in gebruik zijn.

In de tweevoudige stuureenheid DXC, geeft 11 een verwerkingseenheid aan, die voorzien is van een waarneeminrichting om de signalen STSL waar te nemen waarbij STSR de werkzame toestanden aangeeft die op-25 gewekt worden door de twee verwerkingseenheden PCI, PC2 en een inrichting voor het gelijkmaken van gegevensbanken om een gegevensbank gelijk te maken voor de verwerkingseenheid die feitelijk werkzaam is en een gegevensbank voor de verwerkingseenheid in paraattoestand. Referentie-tekens 12L, 12R geven twee onafhankelijke onderbrekingsinrichtingen aan 30 om de schakeling aan te geven van het hoofdstelsel en het hulpstelsel naar de twee verwerkingseenheden PCI, PC2 volgens respectievelijk on-derbrekingssignalen INTL, INTR, die zo opgebouwd zijn dat ze een vast-houdinrichting omvatten zoals een register en dergelijke en aangebracht zijn tussen een eerste bus BS1 en een interne bus iDBUS.

35 In het vervolg wordt een werking van het stelsel zoals boven opgebouwd beschreven.

Indien elke werking normaal is brengen de verwerkingseenheden PCI, PC2 de toestandsignalen STSL, STSR voort naar de tweevoudige stuureenheid DXC, de tweevoudige stuureenheid DXC neemt dan de signalen waar om 40 te besluiten aan welke zijde de verwerkingseenheid bekrachtigd moet 8900635.

s 5 < worden of in paraattoestand moet worden gehouden en hij brengt overeenkomstig de tweevoudige stuursignalen DCSL, DCSR voort.

Noodzakelijke gegevensbanken en programma's worden in geheugens (niet aangegeven) geladen in de verwerkingseenheden, PCI, PC2 vanuit 5 een gastcomputer via de ingangs-/uitgangseenheid met een communicatiefunctie en de tweede bus BS2 op het moment van initialisatie.

Dan wordt in de werkzame toestand een geheugeninhoud in de verwer-kingseenheid op de zijde van de feitelijke werking successievelijk gekopieerd en zo bijgewerkt in een geheugen van de verwerkingseenheid in 10 paraattoestand via de eerste bus BS1 volgens werking van de gelijkmakende inrichting in de tweevoudige stuureenheid DXC.

Dan wisselt de verwerkingseenheid op de zijde van de feitelijke werking gegevens uit met elke ingangs-/uitgangseenheid 10 via de tweede bus BS2, waarbij hij zo werkzaam is voor voorafbepaalde sturing en der-15 gelijke.

In een dergelijke toestand wordt, indien er een storing optreedt in de verwerkingseenheid op de zijde van de feitelijke werking, die gedetecteerd door een waarneeminrichting in de tweevoudige stuureenheid DXC, en indien bijgevolg de stuuroverdracht noodzakelijk is worden de 20 tweevoudige stuursignalen DCSL, DCSR dienovereenkomstig geschakeld. Een onderbrekingsfactor is uitgang voor de interne bus iDBUS die daarmee samenvalt, interne onderbrekingssignalen iINTL, ilNTR worden aangedreven en de onderbrekingsfactor wordt achtergehouden op de onderbrekings-inrichting 12L, 12R. De onderbrekingsinrichting 12L, 12R brengt dan on-25 derbrekingssignalen INTL, INTR voort aan de twee verwerkingseenheden PCI, PC2.

Bij ontvangst van de onderbrekingssignalen INTL, INTR, analyseren de twee verwerkingseenheden PCI, PC2 de door de eerste bus BS1 opgewekte onderbrekingsfaktor, en wanneer hij herkend wordt als een onderbre-30 king van de tweevoudige schakeling, wordt de stuuroverdracht uitgevoerd volgens de tweevoudige stuursignalen DCSL, DCSR die reeds zijn voortgebracht, waarbij zo de onderbrekingsfactor op nul gesteld wordt.

Een serie van de bovenbeschreven werkingen kan tot stand worden gebracht binnen een korte tijd van enkele tien yus tot enkele 35 honderden yus opdrachten vanaf het aanbrengen van de onderbrekingsinrichting 12L, 12R.

De verwerkingseenheid op paraatzijde wordt tot nu toe naar de zijde van de feitelijke werking geschakeld door een dergelijke stuuroverdracht. Zo wordt een dergelijke stuurwerking gemakkelijk geschakeld 40 aangezien de geheugeninhoud in de verwerkingseenheid op de paraatzijde 8900635.4 a 6 wordt bijgewerkt zodat hij op elk moment dezelfde is als een geheugen-inhoud in de andere verwerkingseenheid.

In de bovenbeschreven uitvoeringsvorm wordt de constructie waarin de tweede bus BS2 wordt verdubbeld als voorbeeld gegeven, echter kan 5 een dergelijke constructie worden toegepast met een busschakelaar tussen de ingangs-/uitgangseenheden 101 tot IOn.

Het stelsel van een dergelijke constructie is er een waarvoor een onderbrekingsinrichting die beschikbaar is met van de verwerkingseenheid 11 onafhankelijke hardware wordt aangebracht in de tweevoudige 10 stuureenheid en zodoende werkt als een tweevoudig stuurstelsel waarin de tijd voor stuuroverdracht kan worden verkort en een uitstel van de sturing kan worden vermeden.

Fig. 3 is een tekening in de vorm van een blokschema van een hoofddeel dat een andere uitvoeringsvorm weergeeft van het tweevoudige 15 computerstelsel dat gebruik maakt van een geketend wachtrij-geheugen (FIFO) als een middel voor het gelijkmaken van geheugeninhouden in de twee verwerkingseenheden.

In het stelsel worden gegevens van een geheugen in de verwerkingseenheid op de zijde van de feitelijke werking als gelijkmakingsmiddelen 20 in FIFO geschreven volgens een schrijfwerk!ng vanuit de verwerkingseenheid op de zijde van de feitelijke werking, de inhoud wordt gelezen volgens een leeswerking vanuit de verwerkingseenheid op paraatzijde en geschreven in een geheugen in de verwerkingseenheid op de paraatzijde.

Ondertussen wordt, in het geval FIFO wordt toegepast als gelijkma-25 kingsinrichting voor de geheugeninhoud zoals boven beschreven en indien de geheugen!nhoud nadat hij in FIFO is geladen wordt afgebroken door bijvoorbeeld illegale werking van de verwerkingseenheid op de zijde van de feitelijke verwerking direct overgebracht naar de paraatzijde voor een gemeenschappelijke uitvoering.

30 Om een dergelijk defect te verwijderen is de uitvoeringsvorm voorzien van een waarnemende lees/schrijftoegang vanuit van de feitelijke werking naar FIFO en lees/schrijftoegang vanuit de paraatzijde, waarbij een verboden toegang vanuit FIFO-werking wordt geblokkeerd zodat de inhoud wordt beveiligd waarbij de betrouwbaarheid van het stelsel ver-35 groot wordt.

In fig. 3 is de tweevoudige stuureenheid DXC voorzien van een geketend wachtrij-geheugen (FIFO) 111, en FIFO stuurmiddelen 112 voor de sturing van intree-wisselteken SI en uittree-wisselteken SO van FIFO

111.

40 FIFO stuurinrichting 112 voert een lees/schrijfsignaal WRI in, een 6900655.

i 7 * stuurdeclaratiesignaal CTL en een tweevoudig stuursignaal DCS die voortgebracht worden door de twee verwerkingseenheden PCI, PC2 en de tweevoudige stuureenheid DXC stuurt i ntree-wi sselteken SI en uittree-wisselteken SO volgens een logica van elk signaal en blokkeert een toe-5 gang naar FIFO voor beveiliging tenzij noodzakelijk.

Fig. 4 is een blokscheraa dat een voorbeeld weergeeft van de uitvoeringsvorm van fig. 3. De verwerkingseenheden PCI, PC2 bezitten elk een verwerkingseenheid CPU en een hoofdgeheugen MMU. In de tweevoudige stuureenheid DXC geeft een referentiegetal 110 een waarneeminrichting 10 aan voor het waarnemen van signalen RDY1, RDY2 die de dan werkzame toestanden aanduiden die voortgebracht worden door elke verwerkingseenheid, en die besluiten welke verwerkingseenheid een stuurcode moet verschaffen, waar vandaan tweevoudige stuursignalen DCSj_, DCSr worden voortgebracht om aan te geven welke zijde de stuurcode moet leveren.

15 FIFO stuurinrichting 112 voert de tweevoudige stuursignalen DCSl, DCSr, lees/schrijfsignalen WRIl, WRIr in vanuit de twee verwerkingseenheden PCI, PC2 en stuurdeclaratiesignalen CTLl, CTLr en hij stuurt intree-wisselteken SI en uittree-wisselteken SO van FIFO 111 volgens logische uitdrukkingen (1), (2).

20 SI = WRIl.CTLl.DCSl + WRIr.CTLr.DCSr ...(1) SO = WRÏl.CTL[ + WRIr.CTLr ...(2) waarbij WRI een extern lees/schrijfsignaal aanduidt dat bevestigd wordt op het moment van schrijven (waarbij index L van elk signaal aangeeft “vanuit de linkerzijde van de verwerkingseenheid", waar-25 bij R aangeeft "vanuit de rechterzijde van de verwerkingseenheid"); CTL geeft een stuurdeclaratiesignaal aan dat wordt bevestigd door de eenheid onder feitelijke werking; DCS geeft een tweevoudig stuursignaal aan, waarbij de tweevoudige stuureenheid de DCS bevestigt van de eenheid op een zijde die voorzien moet worden 30 van een stuurcode.

Volgens het zoals boven geconstrueerde stelsel worden in het geval FIFO 111 onderhevig is aan de hiervoor genoemde logische uitdrukkingen vanuit FIFO stuurmiddelen 112, intree-teken SI en uittree-teken SO gestuurd, gegevens in FIFO 111 kunnen zo worden geschreven en gelezen 35 maar een toegang naar FIFO 111 wordt overigens geblokkeerd en gegevens kunnen worden beschermd.

In de boven beschreven uitvoeringsvorm wordt zo een toegang vanuit de twee verwerkingseenheden aangenomen, echter is de tweevoudige stuureenheid DXC zelf in staat om op een andere manier in de constructie 40 toegang te hebben.

8900635.

8

Volgens een diergelijke constructie wordt in het stelsel dat gebruik maakt van FIFO als gelijkmakende inrichting, FIFO toegang toegepast voor de vervulling van de voorafbepaalde logische uitdrukkingen, FIFO toegangsbeveiliging kan zo worden verbeterd en een tweevoudig 5 stuurstelsel met een hoge betrouwbaarheid kan worden verschaft.

Fig. 5 is een blokschema dat een verdere verbeterde uitvoeringsvorm van de uitvinding weergeeft. Waar FIFO, zoals weergegeven in fig.

4 wordt toegepast als gelijkmakende inrichting voor de geheugeninhoud, wordt gegevensuitlezing vanuit FIFO op de parate zijde langzaam in ver-10 gelijking tot het schrijven van gegevens in FIFO vanuit de verwerkings-eenheid aan de zijde van de feitelijke werking en indien dat het geval is, is het moeilijk om een nauwkeurige overdracht van gegevens te verzekeren. De uitvoeringsvorm heeft die kwestie verbeterd zodat een overdracht van gegevens nauwkeurig tot stand wordt gebracht in FIFO.

15 In fig. 5 brengt een onderbrekings-stuurinrichting 113 een onder-brekingssignaal voort aan de twee verwerkingseenheden volgens een logica van signalen zoals een vanuit de twee verwerkingseenheden PCI, PC2 voortgebracht toegangssignaal, waarbij het signaal EMPY aangeeft dat een met gegevens beladen inhoud leeg is en het signaal HFUL aangeeft 20 dat een met gegevens geladen inhoud de helft bedraagt van die voortgebracht door FIFO 111, uittree-wisseltekensignaal S0, intree-wisseltekensignaal SI en dergelijke, waarbij de verwerkingseenheid tenzij noodzakelijk zo afgehouden wordt van een onderbreking door het verhogen van een prioriteit voor uitlezing van gegevens.

25 In de tweevoudige stuureenheid DXC bevat de onderbrekingsstuurin- richting 113 middelen voor het opwekken van onderbrekingssignalen FINT|_, FINTr om aan te geven dat de onderbreking een prioriteit voor gegevensuitlezing moet verhogen naar de twee verwerkingseenheden PCI, PC2 volgens de volgende logische uitdrukkingen (3) en (4).

30 FINTL = ACCr.SI.HFUL.IFl + ACC[\FINl + "ÏRST.FIW|_ ...(3) finl = fintl FINTr = ACCl.SI.HFUL.IFr + ACCr.FINr + ÏRST.FINr ...(4) 35 FINr = FINTr ifl = (FÏN[.IFl + SO.ACCL.EMPY) IFr = (FÏNr.IFr + SO.ACCr.EMPY) waarbij ACC een toegangssignaal aangeeft naar de onderbrekings-stuurinrichting (een index L van elk signaal geeft aan "vanaf 40 de verwerkingseenheid aan de linkerzijde" en R geeft aan "vanaf 8900635' 9 de verwerkingseenheid aan de rechterzijde"); 50 geeft een uittree-wisseltekensignaal van FIFO aan; 51 geeft een intree-wisseltekensignaal aan van FIFO, HFUL geeft een half-vol signaal aan dat voortgebracht wordt wanneer de 5 halve hoeveelheid gegevens in FIFO wordt geladen; EMPY geeft een leeg signaal aan dat voortgebracht wordt wanneer FIFO leeg raakt; FINTl geeft een onderbrekingssignaal aan dat verschaft wordt aan de verwerkingseenheid aan de linkerzijde; 10 FINTr geeft een onderbrekingssignaal aan dat verschaft wordt aan de verwerkingseenheid aan de rechterzijde; IRST geeft een terugstel signaal aan voor de onderbrekingssigna-len FINTj_, waarbij FINTr verschaft wordt vanuit de verwerkingseenheid aan de rechter- of aan de linkerzijde wanneer toe-15 gangssignaal ACC wordt bekrachtigd.

Fig. 6 toont in concept aan de hand van een voorbeeld het principe van de werking van het zoals boven geconstrueerde stelsel waarin een aantal equivalente in FIFO geladen gegevens is uitgezet in de richting van de X-as en een tijd in de richting van de Y-as.

20 Aangenomen wordt nu dat de verwerkingseenheid aan de linkerzijde feitelijk werkzaam is en de verwerkingseenheid aan de rechterzijde paraat wordt gehouden. Indien het schrijven van gegevens in FIFO vanuit de verwerkingseenheid PCI op de zijde van de feitelijke werking frequenter is dan het uitlezen van gegevens door de verwerkingseenheid PC2 25 op de paraatzijde dan wordt het aantal geladen gegevens geleidelijk aan zoals weergegeven vermeerderd waarbij het de helft van de totale hoeveelheid op de juiste tijd bereikt. Dan wordt het half-vol signaal HFUL voortgebracht uit FIFO 111. Bij ontvangst van het half-vol signaal HFUL brengt onderbrekingsstuurinrichting 2 het onderbrekingssignaal FINTp 30 voort volgens de logische uitdrukking (4). Bij detectie van het onderbrekingssignaal stelt de verwerkingseenheid PC2 op de paraatzijde het onderbrekingssignaal FINTr terug op het terugstel signaal IRST en het verhoogt een prioriteit voor uitlezing van gegevens vanuit FIFO 111. Zo vermindert geleidelijk het aantal van in FIFO 111 geladen gegevens.

35 Wanneer een gegevens-uitleessnelheid vanuit de verwerkingseenheid PCI op de zijde van de feitelijke werking en een gegevens-uitleessnelheid vanuit de verwerkingseenheid PC2 op de paraatzijde opnieuw aanmerkelijk verandert, fluctueert hier een hoeveelheid in FIFO 111 geladen gegevens op de grens van half-vol zoals weergegeven in een deel van (A). Het le-40 ge signaal EMPY is echter nog niet bevestigd in de toestand en daarom 8900635: , 10 wordt het onderbrekingssignaal INTr volgens de uitdrukking (4) niet voortgebracht.

Een gegevens-uitleeswerking van de verwerkingseenheid PC2 op paraatzijde vanuit FIFO is snel» de geladen gegevens nemen af en wanneer 5 het op de juiste tijd leeg raakt wordt het lege signaal EMPY bevestigd. Het aantal In FIFO 111 geladen gegevens neemt daarna, zoals weergegeven in deel (B) toe en wanneer het half-vol raakt wordt het onderbrekingssignaal INTr voortgebracht volgens de uitdrukking (4) zodat de prioriteit wordt verhoogd van gegevens uitgelezen voor de verwerkingseen-10 heid PC2 op paraatzijde.

Fig. 7 is een blokschema van een andere uitvoeringsvorm volgens de uitvinding waarin een constructie binnen de verwerkingseenheden zodanig wordt uitgevoerd dat de mate waarin de feitelijke werking is uitgevoerd wordt gestuurd op het moment van stuuroverdracht van een verwerkings-15 eenheid naar de andere en de feitelijke werking zal continu uitgevoerd worden wanneer de sturing wordt overgedragen.

In de verwerkingseenheden PCI, PC2 geven verwijzingsgetallen 31, 41 elk CPU's weer, 32, 42 geven hoofdgeheugens weer waarin verschillende gegevensbanken een stuurprogramma, een programma voor de oproep tot 20 gelijkmaking dat geactiveerd wordt bij oproep vanuit het stuurprogramma en dergelijke worden geladen.

Referentiegetallen 33, 43 geven een identificatieteken-ladingsin-richting weer voor het laden van een start-identificatieteken en een eind-identificatieteken in FIFO 111 binnen de tweevoudige stuureenheid 25 DXC op die tijdstippen waarop de feitelijke werking begint en eindigt, 34, 44 geven een eind-identificatieteken detectie-inrichting weer voor het detecteren of het eind-identificatieteken wel of niet aanwezig is in de gegevens-uitlezing van FIFO 111, 35, 45 geven een gegevens-laad-inrichting weer voor het laden van gegevens vanuit het start-identifi-30 catieteken naar het eind-identificatieteken in de hoofdgeheugens (MMU) 32, 42 wanneer het eind-identificatieteken wordt gedetecteerd.

Een werking van het stelsel, zoals boven geconstrueerd zal in het vervolg worden beschreven.

Hier is de verwerkingseenheid PCI die op de zijde van de feitelij-35 ke werking en de verwerkingseenheid PC2 die op de paraatzijde. De verwerkingseenheid PCI voert bijvoorbeeld een terugkoppel sturing uit en een sequentiesturing volgens het stuurprogramma en vult een gegevensbank aan in het hoofdgeheugen 32. Voor de bijgewerkte gegevens die vereist zijn om de geheugeninhoud van de verwerkingseenheid PC2 op paraat-40 zijde gelijk te maken wordt een frame met equivalente gegevens voorbe- 6900635.1 π reid volgens een opvraag vanuit het opvraagprogramma voor de gelijkmaking en het wordt in FIFO 111 in de tweevoudige stuureenheid DXC geladen.

Hier voegt identificatieteken-invoeginrichting 33 een start-iden-5 tificatieteken in en een eind-identificatieteken op die tijdstippen waarop de feitelijke werking respectievelijk begint en eindigt. Dat wil zeggen, voor het geval dat de verwerkingseenheid PCI bijvoorbeeld werkzaam is voor sturing van meerdere stuurlussen worden het start-identi-ficatieteken en het eind-identificatieteken ingevoegd op die tijdstip-10 pen waarop een sturing van een lus begint en eindigt en in het geval dat er een sequentiesturing wordt uitgevoerd volgens meerdere sequen-tietabellen worden het start-identificatieteken en het eind-identificatieteken steeds ingevoegd wanneer er een sequent!etabel wordt gemanipuleerd.

15 Fig. 8 is een tekening in de vorm van een blokschema die een voorbeeld weergeeft van het frame van equivalente gegevens die in FIFO 111 zijn geladen.

Het frame met equivalente gegevens is samengesteld uit een start-identificatieteken 61, een schrijfadres 62 van een geheugen van de ver-20 werkingseenheid op paraatzijde, meerdere bijgewerkte gegevens 63 en een eind-identificatieteken 64.

De verwerkingseenheid PC2 op paraatzijde leest gegevens uit vanuit FIFO 111 en laadt ze in het eigen geheugen 42.

Hier detecteert de eind-identificatieteken-detectie-inrichting 25 voor de lading in het geheugen 42 of het eind-identificatieteken wel of niet aanwezig is in de van FIFO 111 uitgelezen gegevens, en indien dat het geval is worden de tussen het start-identificatieteken 61 en het eind-identificatieteken 64 geplaatste gegevens 63 geladen op een met 62 aangegeven adres. Indien het eind-identificatieteken niet wordt gede-30 tecteerd vindt er geen lading plaats.

Fig. 9 is een stroomschema voor de verwerkingseenheid PCI op de zijde van de feitelijke werking die bijvoorbeeld de verwerking van een sequentietabel uitvoert in de verwerkingssturing.

In de sequent!everwerking worden voor de manipulatie van een se-35 quentietabel een start-identificatieteken en een tabeladres i in FIFO 111 van de tweevoudige stuureenheid DXC geladen. In een programma-uit-voering van een tabel wordt een gegevensbank van het geheugen 32 van de verwerkingseenheid PCI op de zijde van de feitelijke werking bijgewerkt, een adres voor gegevens worden gelijkgemaakt en de gegevens wor-40 den in FIFO 111 geladen. Het eind-identificatieteken wordt op het 8900635.

12 laatst van de tabel verwerking in FIFO 111 geladen.

Fig. 10 is een stroomschema dat de werking aangeeft van de verwer-kingseenheid PC2 op paraatzijde voor de gelijkmaking.

De verwerkingseenheid PC2 op paraatzijde leest gegevens uit van 5 FIFO 111, hij detecteert of een eind-identificatieteken wel of niet daarin aanwezig is en waar het eind-identificatieteken wordt gedetecteerd, hij laadt gegevens tussen het start-identificatieteken en het eind-identificatieteken in het geheugen 42 zodat de gelijkmaking voltooid wordt.

10 Nadat de bovengenoemde werking volledig op elke tabel tot stand is gebracht worden de in verwerkingseenheid PCI op paraatzijde bijgewerkte gegevens successievelijk in een bepaald adres van het geheugen 42 van de verwerkingseenheid PC2 op paraatzijde via FIFO 111 geladen.

Wanneer de verwerkingseenheid PCI defect raakt gedurende de uit-15 voering van de sequentietabel en er zodoende een stuurtoestemming wordt overgebracht naar de verwerkingseenheid PC2 op paraatzijde, stopt de verwerkingseenheid PCI met het invoegen van het eind-identificatieken FIFO 111. Als gevolg zal de door de tabel gedurende de verwerking bijgewerkte gegevensbank niet in het geheugen 42 van de verwerkingseenheid 20 PC2 op paraatzijde worden geladen. Dienovereenkomstig zal de verwerkingseenheid PC2 na ontvangst van de stuurtoestemming beginnen met de verwerking vanuit de gelijkgemaakte tabelaantal + 1-tabel (tabel in uitvoering voor de stuuroverdracht). Zo kan een continuïteit van de sturing verzekerd worden.

25 Volgens de uitvoeringsvorm worden in de verwerkingseenheid aan de stuurzijde een start-identificatieteken en een eind-identificatieteken ingevoegd tussen de gegevens die in FIFO 111 geladen moeten worden op tijdstippen waarop de feitelijke werking respectievelijk begint en eindigt en de verwerkingseenheid op paraatzijde heeft de gegevens die ge-30 lijkgemaakt moeten worden in zijn eigen geheugen geladen wanneer het eind-identificatieteken wordt gedetecteerd en daarom kan de verwerkingseenheid na ontvangst van de stuurtoestemming meteen de stuurtoe* stand verkrijgen voor ontvangst van de stuurtoestemming zodat een conti nuiteit van sturing verzekerd is.

35 Fig. 11 is een blokschema dat een verdere uitvoeringsvorm volgens de uitvinding weergeeft.

Voor het geval een van de verwerkingseenheden wordt gedemonteerd van een achterpaneel of onderhevig is aan aan/uit werking van de voeding op het moment van bijvoorbeeld onderhoudswerk zal een storing niet 40 worden uitgeoeferid op een busleiding naar de verwerkingseenheden in de 8900635.

» 13 uitvoeringsvorm.

In de tekening geven FS1 en PS2 twee voedingsinrichtingen weer voor de toevoer van werkzame energie aan de twee verwerkingseenheden respectievelijk PCI, PC2 en BS1 geeft een eerste bus aan die de twee 5 verwerkingseenheden PCI, PC2 verbindt en gegevens overdraagt voor het gelijkmaken van de gegevensbank. 101 tot IOn geven ingangs-/uitgangs-eenheden weer die in type variëren met betrekking tot het invoeren van signalen vanuit het proces, het uitvoeren van signalen naar hét proces waarbij ze gemeenschappelijke functie hebben om signalen over te 10 dragen naar andere stelsels en dergelijke. BS2 geeft een tweede bus aan voor de uitwisseling van gegevens tussen de verwerkingseenheden PCI, PC2 en de ingangs-/uitgangseenheden 101 tot IOn, die beide groepen aan de linker- en rechterzijde daarvan verbinden. De tweede bus BS2 maakt gebruik van een standaardbus zodat verschillende ingangs-/uitgangseen-15 heden die in de toekomst ontwikkeld moeten worden en die welke reeds in gebruik zijn met elkaar verbonden kunnen worden.

In de twee verwerkingseenheden PCI, PC2, geven 30, 40 een bus-functie-stopinrichting aan voor het stoppen van tenminste de gegevens-overdrachtfunctie van de eerste bus BS1 in een voorbijgaande toestand 20 van de uitgangsspanning op het moment van aan/uit werking van de overeenkomstige toevoerinrichting en ook op het moment van beëindiging van energietoevoer daarvan; 32, 42 geven geheugens aan voor de opslag van een gegevensbank daarin; 36, 46 geven interfaces aan van de eerste bus BS1; 37, 47 geven interfaces aan van de tweede bus BS2; 321, 421 25 geven laadinrlchtingen aan voor het laden van een programma en een databank in de geheugens 32, 42; 322, 422 geven een geheugentoegangsin-richting aan die in staat is om gelijkmakende gegevens toe te laten in de tweevoudige stuureenheid DXC of in een geheugenruimte in de tegengestelde verwerkingseenheid die niet dezelfde is als de eigen geheugens.

30 Indien elke werking normaal is brengen de verwerkingseenheden PCI, PC2 dienovereenkomstig signalen voort aan de tweevoudige verwerkingseenheid DXC; de tweevoudige stuureenheid DXC neemt dan de signalen waar en beslist aan welke zijde de verwerkingseenheid werkzaam moet zijn en aan welke zijde hij paraat moet blijven.

35 Een noodzakelijke gegevensbank en een programma worden in de geheugens 32, 42 in elke verwerkingseenheid geladen vanuit een gastcomputer (niet aangegeven) op het moment van initialisatie door de laadin-richtingen 321, 421 via de ingangs-/uitgangseenheden die een communicatiefunctie hebben en de tweede bus BS2.

40 In een werkzame toestand worden inhouden van het geheugen (32 bij- 89 0 0 635 .' , 14 voorbeeld) in de verwerkingseenheid aan de zijde van de feitelijke werking successievelijk gekopieerd volgens een werking van gelijkmakings-middelen 11 in de tweevoudige stuureenheid DXC via de eerste bus BS1 en zo bijgewerkt in het geheugen (42 bijvoorbeeld) van de verwerkingseen-5 heid op paraatzijde. Dan wisselt de verwerkingseenheid aan de zijde van de feitelijke werking gegevens uit met elke ingangs-/uitgangseenheid 10 door middel van de tweede bus, waarbij zo een voorafbepaalde stuurwer-king en dergelijke wordt uitgevoerd.

Indien er in een dergelijke staat een fout optreedt in de verwer-10 kingseenheid aan de zijde van de feitelijke werking wordt die gedetecteerd door de tweevoudige stuureenheid DXC en de verwerkingseenheid die paraat wordt gehouden wordt veranderd zodat hij in werking treedt. In een dergelijk geval wordt de inhoud van het geheugen in de verwerkingseenheid die paraat wordt gehouden bijgewerkt zodat hij op elk moment 15 hetzelfde wordt als die van het geheugen in de tegengestelde verwerkingseenheid, zodat de stuurwerking gemakkelijk over kan worden genomen.

De defecte verwerkingseenheid heeft zijn relatieve energie aanvankelijk achtergehouden voor reparatie. Bus-functie-stopinrichting (30 20 bijvoorbeeld) voert een signaal INZ in dat aangeeft dat de energie verwijderd is van de overeenkomstige toevoerinrichting PS1 of de overgangstoestand van de uitgangsspanning en hij stopt tenminste de functie van gegevensoverdracht van de overeenkomstige eerste bus BS1. Zodoende wordt de eerste bus BS1 die naar de defecte verwerkingseenheid leidt 25 buiten de storing gehouden.

Fig. 12 is een blokschema dat een voorbeeld weergeeft van bus-functie-stopinrichtingen 30, 40. Hier wordt daarvoor een open collec-torpoort (zoals bijvoorbeeld 7438, 74LS38, 74ALS38U of dergelijke) GA daarvoor toegepast.

30 Een bus-stuursignaal en het signaal INZ van toevoerinrichting PS worden op een ingangseinde van de poort gedrukt.

Fig. 13 is een verklarende tekening van het door de toevoerinrichting PS voortgebrachte signaal INZ.

Indien een voedingsspanning Vc verandert al naar gelang er al of 35 niet energie aan wordt toegevoerd zoals weergegeven in (a), wordt het signaal INZ hoog in niveau zoals weergegeven in (b) wanneer de voedingsspanning Vc een werkzaam gebied van de verwerkingseenheid bereikt.

De interface 37 of 47 in de verwerkingseenheid op de zijde waarbij 40 de energie al of niet wordt toegevoerd maakt tenminste gebruik van de 8900635.

15 open-coilectorpoort GA als iritgangspoort voor het stuursignaal, weergegeven in fig. 12 dat de eerste bus BS1 stuurt zodat de functie voor de overdracht van gegevens beëindigd wordt wanneer het signaal INZ laag is in niveau, dat wil zeggen, op het moment van een overgangstoestand 5 van de voedingsspanning Vc wanneer de energietoevoer onderbroken wordt en als geen energie wordt toegevoerd. Zodoende wordt de tweevoudige stuureenheid of de verwerkingseenheid aan de tegengestelde zijde via de eerste bus BS1 buiten invloed op de werking gehouden.

Fig. 14 is een blokschema dat een andere uitvoeringsvorm volgens 10 de uitvinding weergeeft die bestaat uit het vergemakkelijke van een schakelingswerking voor de verwerkingseenheid van het hulpstelsel in paraattoestand totdat hij in een werkzame toestand wordt omgezet als een hoofdstelsel wanneer en een afwijking optreedt in de verwerkingseenheid in feitelijk werkzame toestand.

15 In de tekening worden gereed-signaalvlaggen FG11, FG21 voor het opwekken van gereed-signalen RDY1, RDY2 die een normale werking aangeven en vermogen-signaalvlaggen FG12, FG22, die het vermogen aangeven om zelf een werkingszijde te zijn, geleverd in de twee verwerkingseenheden PCI, PC2. AG1, AG2 geven logische-werking-uitgangsinrichtingen weer 20 voor het invoeren van een gereed-signaal RDY en een vermogen-signaal ALT vanuit de twee vlaggen FG11, FG12 (FG21, 22), die een logisch pro-dukt van beide signalen rekenkundig verwerken, werkings-uitgangssigna-len COPLO (L), COPLO (R) overdragen naar de ingang/uitgang 10 als toe-stemmingssignalen, waarvoor hier EN-poorten worden toegepast.

25 De vermogen-signaalvlaggen FG12, FG22 kunnen opgebouwd worden volgens een toestand van ingestelde schakelaar $W aangebracht op de tweevoudige stuureenheid DXC en een ingegoten staat van de tweevoudige stuureenheid DXC en de verwerkingseenheden PCI, PC2 in het stelsel (achterpaneel). Hier dient de instel schakel aar SW ervoor om met de hand 30 een keuze te maken uit de verwerkingseenheden PCI of PC2 om naar de werkingszijde te komen op het moment van onderhoudswerk en dergelijke.

Indien nu de instel schakelaar SW bijvoorbeeld de verwerkingseenheid PCI heeft gekozen wordt de vlag FG12 in de verwerkingseenheid PCI opgebouwd (bevestigd) en de vlag FG22 in de verwerkingseenheid PC2 35 wordt neergehaald (genegeerd). Wanneer de instel schakel aar SW dan op een normale staat wordt ingesteld, betekent die staat dat beide vlaggen FG12, FG22 in de verwerkingseenheden PCI, PC2 worden opgebouwd.

Een werking van het zoals boven geconstrueerde stelsel op het moment van normale toestand en abnormale toestand zal worden beschreven 40 onder verwijzing naar het geval waarin de instel schakel aar SW in de 8900635.

16 tweevoudige stuureenheid DXC eerst in de normale toestand wordt ingesteld.

Fig. 15 is een tijdschema dat de werking in een dergelijk geval aangeeft.

5 (Normale werking)

Aangezien de schakelaar SW in de tweevoudige stuureenheid DXC in dit geval in de normale toestand wordt ingesteld, worden de vlaggen FG12, FG22 in de twee verwerkingseenheden PCI, PC2 gehandhaafd, zoals weergegeven in respectievelijk (b) en (g) van deel (A).

10 De twee verwerkingseenheden PCI, PC2 zijn gewoonlijk beide werkzaam, de gereed-sigalen RDY1, RDY2 vanuit de vlaggen FG11, FG21 zijn actief en bij ontvangst van de signalen handhaaft de tweevoudige stuureenheid DXC het stuursignaal DCS(L) en negeert deze DCS(R) zodat de verwerkingseenheid PCI naar de werkingszijde wordt gebracht en de ver-15 werkingseenheid PC2 naar de paraatzijde.

Bij ontvangst van signalen vanuit de twee vlaggen FG11, FG12 en FG21, FG22, brengen uitgangsinrichtingen voor de logische werking AG1, AG2 in de verwerkingseenheden PCI, PC2 toestemmingssignalen COPLO(L), COPLO(R) voort voor het handhaven van de toestand na elke ingang-/uit-20 gangseenheid 10. Bij ontvangst van de toestemmingssignalen, wordt de ingang-/uitgangseenheid 10 in een werkzame toestand gehouden en toegelaten op een signaal vanuit de zijde van de verwerkingseenheid PCI. (Werking op het moment van opwekking van een afwijking)

Wanneer er een afwijking optreedt in de verwerkingseenheid PCI 25 vanuit de hiervoor genoemde werkzame toestand, wordt dit gedetecteerd door zelfdiagnose-inrichtingen en de gereed-signaalvlag FG11 wordt zoals weergegeven in (a) van deel (b) genegeerd. De vermogen-signaalvlaggen FG12, FG22 worden beide gehandhaafd zoals weergegeven in (b) en (g).

30 Nadat het gereed-signaal RDY1 is genegeerd, negeert de uitgangs-inrichting voor de logische werking AG1 het uitgangssignaal voor de logische werking (toestemmingssignaal) COPLO(L), echter het uitgangssignaal COPLO(R) vanuit de andere uitgangsinrichting voor de logiche werking AG2 wordt bevestigd gelaten zoals weergegeven in (h), zodat de in-35 gangs-/uitgangseenheid 10 daarna verder gaat met zijn werking.

Nadat het gereed-signaal RDY1 is genegeerd, negeert de tweevoudige stuureenheid DXC een stuursignaal DCS(L) en bevestigt het een ander stuursignaal DCS(R). Nadat het stuursignaal DCS(R) is bevestigd laat de verwerkingseenheiD PC2 de ingangs-/uitgangseenheid 10 toe via de 40 IO-bus.

8300635.

17

Volgens de hiervoor genoemde werking zullen beide toestemmingssig-nalen COPLO naar de ingangs-/uitgangseenheid io nooit worden genegeerd indien er een afwijking in de werking optreedt in de ene verwerkingseenheid, zodat een probleemloze schakel werking is verzekerd.

5 Fig. 16 is een tijdschema dat de werking aangeeft wanneer de instel schakelaar SW en de tweevoudige stuureenheid DXC is ingesteld om bijvoorbeeld de verwerkingseenheid PCI te kiezen.

(Normale toestand)

De tweevoudige stuureenheid DXC bevestigt het stuursignaal DCS(L), 10 zoals weergegeven in (d), zodat de verwerkingseenheid PCI gereed is voor werking en hij negeert het stuursignaal DCS(R) zoals weergegeven in (e) zodat de verwerkingseenheid PC2 zich in paraattoestand bevindt. De verraogens-signaalvlag FG21 in verwerkingseenheid PCI blijft bevestigd zoals weergegeven in (b) bij de beslissing dat hij zelf in staat 15 is om de werkingszijde te zijn vanuit een toestand van de instel schakelaar SW. Dan wordt de vermogens-signaalvlag FG22 in genegeerde toestand gehouden zoals weergegeven in (g) bij de beslissing dat hij zelf niet in staat is om de werkzame zijde te zijn vanuit een toestand van de instel schakel aar SW. Dienovereenkomstig wordt het uitgangssignaal voor de 20 logische werking COPLO(L) in bevestigde toestand gehouden zoals weergegeven in (c), het uitgangssignaal voor de logische werking COPLO(R) wordt in genegeerde toestand gehouden zoals weergegeven in (h) en de ingangs-/uitgangeenheid 10 wordt door de verwerkingseenheid PCI toegelaten.

25 (Op het moment van opwekking van een afwijking)

Wanneer er een afwijking optreedt in de verwerkingseenheid PCI, wordt de gereed-signaalvlag FGI1 genegeerd zoals weergegeven in (a).

Dan negeert de uitgangsinrichting AG1 voor de logische werking het uitgangssignaal COPLO(L) zoals weergegeven in (c).

30 De tweevoudige stuureenheid DXC detecteert dat het gereed-signaal RDY1 negeert, echter aangezien de instel schakel aar SW reeds is ingesteld om de verwerkingseenheid PCI te selecteren, wordt het stuursignaal DCS(L) in de bevestigde toestand gelaten zoals weergegeven in (d) en het stuursignaal DCS(R) wordt in genegeerde toestand gelaten, zoals 35 weergegeven in (e). Dienovereenkomstig blijft het uitgangssignaal COPLO(R) van uitgangsinrichting voor de logische werking AG2 genegeerd zoals weergegeven in (h).

Nadat het uitgangssignaal COPLO(L) van uitgangsinrichting voor de logische werking AG1 is genegeerd (nadat het uitgangssignaal CQPLO(R) 40 van uitgangsinrichting voor de logische werking AG1 reeds is gene- 6900635.

18 geerd), komt de ingangs-Zuitgangseenheid 10 er niet toe om een toegang uit de IO-bus te volgen.

Volgens de hiervoor genoemde werking kan de instel schakel aar SW voor het geval dat hij de ene verwerkingseenheid heeft gekozen, worden 5 ingesteld om de toelating vanuit de IO-bus niet onvoorbereid te volgen volgens de uitgangssignalen van de uitgangsinrichtingen voor de logische werking AG1, AG2, zodat de betrouwbaarheid van de werking verzekerd wordt.

Fig. 17 is een blokschema dat een ander voorbeeld van fig. 14 10 weergeeft.

In het voorbeeld zijn de verwerkingseenheden PCI, PC2 opgebouwd uit microprocessor-delen (CPU) 31, 32 en interface-delen respectievelijk IF1, IF2, en beide zijn verbonden via een interne bus NB. Hier worden de gereed-signaalvlaggen FG11, FG21 aangebracht op de micropro-15 cessor-delen en de vermogen-signaalvlaggen FG12, FG22 worden aangebracht op de interface-delen IFl, IF2.

Referentietekens 0G1, 0G2 geven poorten aan voor het invoeren van vermogen-signalen vanuit de vlaggen FG12, FG22 en stuursignalen DCS(L), DC$(R) vanuit de tweevoudige stuureenheid DXC. De uitgangsinrichtingen 20 voor de logische werking AG1, AG2 voeren uit de poorten voortgebrachte signalen en de gereed-signalen RDY1, RDY2 uit de vlaggen FG11, FG21 in en ze onderwerpen de uitgangssignalen COPLO(L), COPLO(R) aan de bedrade OF voor levering aan de ingangs-Zuitgangseenheid 10.

Bij een zodanige constructie zijn de vermogen-signaalvlaggen FG12, 25 FG22 in staat om te controleren of de tweevoudige stuureenheid DXC wel of niet zelf normaal werkzaam is, of de tweevoudige stuureenheid DXC wel of niet ingegoten wordt via de interne bus NB en voor het geval de tweevoudige stuureenheid DXC niet normaal werkzaam is of niet wordt ingegoten in het stelsel (achterplank), is de situatie vergelijkbaar met 30 die waarin de instel schakel aar SW een van de twee verwerkingseenheden heeft gekozen.

Zodoende verwijst de boven uiteengezette beschrijving naar het geval waarbij de verwerkingseenheid PCI aan een werkingszijde terecht komt, echter het stelsel is vergelijkbaar werkzaam wanneer de verwer-35 kingseenheid PC2 op de werkingzijde terecht komt.

Fig. 18 is een blokschema dat een uitvoeringsvorm weergeeft volgens de uitvinding die een demontage van de tweevoudige stuureenheid van het stelsel vergemakkelijkt.

De tweevoudige stuureenheid DXC brengt stuur-toestemmingssignalen 40 I0CE1, I0CE2 voort voor het werkzaam maken van een van de twee verwer- *900635.' 19 kingseenheden PCI, PC2 als een hoofdstelsel en de andere als een hulp-stelsel.

In de tweevoudige stuureenheid DXC, verwijst een referentiegetal 13 naar een invoeg-detectieonderdeel voor het detecteren van het geval 5 waarbij de eenheid is gedemonteerd van en ingevoegd in het stelsel, die het detecteren omvat van het feit dat het contact door trekken los maakt, bijvoorbeeld een gedrukt paneel waarop de tweevoudige stuureenheid DXC is gemonteerd buiten het connectordeel, zodat een demontage van de eenheid van het stelsel wordt gedetecteerd.

10 Referentiegetal!en 141, 142 geven eerste en tweede uitgangspoorten aan voor het leveren van de stuur-toestemmingssignalen (I0CE1, I0CE2) aan de verwerkingseenheden respectievelijk PCI, PC2; 14 geeft een stuurdeel aan voor het leveren van een stuursignaal om de eerste en tweede uitgangspoorten 141, 142 te sturen volgens een signaal uit het 15 invoeg-detectiedeel 13 en 143 geeft een derde uitgangspoort aan voor het leveren van een gereed-signaal (DXRDY) bij ontvangst van een signaal DXRDYi dat aangeeft dat de tweevoudige stuureenheid DXC normaal werkzaam is vanuit het stuurdeel 14.

In de verwerkingseenheid PCI, geeft Gil een open collector-uit-20 gangspoort aan voor het invoeren van zijn eigen gereed-signaal RDY1, het stuur-toestemmingssignaal (I0CE2) uit de tweede uitgangspoort 142 in de tweevoudige stuureenheid DXC, en het gereed-signaal (DXRDY) uit de derde uitgangspoort 143, INI geeft een poort aan voor de invoer van een signaal van I0CE1 met welke lijn een uitgangseinde van de uitgangs-25 poort Gil is verbonden en het stuur-toestemmingssignaal I0CE1 uit de eerste uitgangspoort 141 van de tweevoudige stuureenheid DXC wordt voortgebracht, hetgeen een toestemmingssignaal 01 voortbrengt voor het aandrijven van de verwerkingseenheid PCI als een hoofdstelsel.

In de verwerkingseenheid PC2, geeft G21 een open collector-uit-30 gangspoort aan voor het invoeren van zijn eigen gereed-signaal RDY2, het stuur-toestemmingssignaal (I0CE1) uit de eerste uitgangspoort 141 in de tweevoudige stuureenheid DXC en het gereed-signaal (DXRDY) uit de derde uitgangspoort 143, IN2 geeft een poort aan voor de invoer van een signaal van I0CE2 waarop een uitgangseinde van de uitgangspoort G21 35 wordt aangesloten en het stuur-toestemmingssignaal I0CE2 uit de eerste uitgangspoort 142 van de tweevoudige stuureenheid DXC wordt voortgebracht, hetgeen een toestemmingssignaal 02 voortbrengt voor het bekrachtigen van de verwerkingseenheid als een hoofdstelsel.

Referentiegetallen Rl, R2 geven weerstanden aan om het niveau te 40 verhogen van de regels waarop het stuur-toestemmingssignaal I0CE1, 8900635 ο1 20 I0CE2 worden voortgebracht.

Een werking van het zoals boven geconstrueerde stelsel zal in het vervolg worden beschreven onder verwijzing naar de gevallen waarin het normaal werkzaam is, de tweevoudige stuureenheid DC wordt gedemonteerd 5 en de tweevoudige stuureenheid DC wordt ingevoegd.

Fig. 19 is een tekening van werkzame golfvormen die een signaal niveau aangeven in elke werkzame toestand. In de tekening geven signalen op een lijn "laag actief" aan.

(Normale toestand) 10 De toestand is zodanig dat de verwerkingseenheden PCI, PC2 en de tweevoudige stuureenheid DXC alle normaal werkzaam zijn en de gereed-signalen RDY1, RDY2 en DXRDY alle actief zijn.

In een dergelijke toestand, kiest de tweevoudige stuureenheid DXC de verwerkingseenheid PCI als een hoofdstelsel (de verwerkingseenheid 15 PC2 kan op vergelijkbare wijze worden gekozen), het stuur-toestemmings-signaal I0CE1 wordt actief gemaakt, het stuur-toestemmingssignaal I0CE2 wordt inactief gemaakt en het stuursignaal wordt actief gemaakt (deel (a) van fig. 19).

Wanneer het stuur-toestemmingssignaal I0CE1 actief is, is de ver-20 werkingseenheid PCI werkzaam als een hoofdstelsel volgens het toestemmi ngssignaal 01. In dit geval wordt de open-collector-uitgangspoort Gil gesloten, terwijl het gereed-signaal DXRDY actief is.

Wanneer het stuur-toestemmingssignaal I0CE2 inactief is, is de verwerkingseenheid PC2 werkzaam als een hulpstelsel. In dit geval wordt 25 de open-collector-uitgangspoort G21 gesloten, terwijl het gereed-signaal DXRDY actief is.

(Demontage van de tweevoudige stuureenheid DXC)

In het geval dat de tweevoudige stuureenheid wordt gedemonteerd van het stelsel uit de hiervoor genoemde normale toestand, detecteert 30 eerst het invoeg-detectiedeel 13 dit. Bij ontvangst van een signaal uit het invoeg-detectiedeel 13, maakt het stuurdeel 14 het gereed-signaal DXRDY inactief zoals weergegeven in fig. 19 (bj.

Wanneer het gereed-signaal DXRDY inactief wordt, opent de poort Gil in de verwerkingseenheid PCI en wordt er een actief niveau voortge-35 bracht. Wanneer het stuur-toestemmingssignaal I0CE1 actief is (laag niveau) blijft de poort G21 in de verwerkingseenheid PC2 gesloten.

Nadat het gereed-signaal DXRDY inactief is gemaakt, wacht het stuurdeel 14 in de tweevoudige stuureenheid DXC gedurende een periode tl waarin de poorten Gil, G21 in de verwerkingseenheden PCI, PC2 be-40 krachtigd worden en maakt het stuursignaal dan inactief. Zodoende wor- 89006J5, 21 den de eerste en tweede uitgangspoorten 141, 142 beide ontkoppeld. Uit-gangseinden van de eerste en tweede uitgangspoorten 141, 142 worden daarna fysiek losgemaakt van de lijnen waardoor de stuur-toestemmings-signalen I0CE1, I0CE2 worden voortgebracht volgens een demontage van de 5 tweevoudige stuureenheid DXC van het stelsel.

Aangezien het door de verwerkingseenheid PCI voortgebrachte stuur-toestemmingssignaal I0CE1 actief is, wordt de tweevoudige stuurtoestand gehandhaafd gedurende de werkingsserie.

De constructie is dan zodanig dat de werking van de tweevoudige 10 stuureenheid DXC beveiligd is gedurende de als zodanig voor demontage van het stelsel gedetecteerde korte tijd vanaf een start van de werking totdat hij wordt losgemaakt van de lijnen I0CE1, I0CE2.

(Invoeging van de tweevoudige stuureenheid DXC in het stelsel)

In de toestand waarin de tweevoudige stuureenheid DXC wordt gede-15 monteerd en de verwerkingseenheid PCI werkzaam is als een hoofdstelsel, zijn de signalen IOCEli, I0CE2i, DXRDYi en stuursignaal uit het stuur-deel 14, indien de stuureenheid DXC ingevoegd moet worden, alle inactief in aanvankelijke toestand en blijven de eerste tot de derde uitgangspoorten alle gesloten.

20 Wanneer de tweevoudige stuureenheid DXC volledig is ingevoegd in het stelsel wordt dat gedetecteerd door het invoeg-detectiedeel 13 en deze geeft dat over aan het stuurdeel 14. Bij ontvangst van het signaal leest het stuurdeel 14 een stroom-signaaltoestand uit van de lijnen I0CE1, I0CE2 en zet elk van de waarden in op IOCEli, I0CE2i. In dit ge-25 val wordt IOCEli actief gemaakt en I0CE2i inactief gemaakt. Dan wordt het stuursignaal actief gemaakt en na een periode t2 waarin het open zijn van de uitgangspoort wordt beveiligd, wordt het gereed-signaal DXRDY actief gemaakt (fig. 19 (c)).

Wanneer het gereed-signaal DXRRDY actief wordt, sluit de poort Gil 30 1n de verwerkingseenheid PCI, echter aangezien er reeds een actief niveau naar de lijn I0CE1 is voortgebracht door de tweevoudige stuureenheid DXC wordt de tweevoudige stuurtoestand gehandhaafd.

Dan beveiligen de versterkingsweerstanden Rl, R2 de lijn van die I0CE1, I0CE2 die op de zijde komt waar de uitgangspoort op een hoog ni-35 veau wordt gesloten.

Volgens de hiervoor genoemde werking is er geen speciale werking vereist voor het demonteren van de tweevoudige stuureenheid van het stelsel en wanneer het stelsel niet in constructie wordt verdubbeld (enkel stelsel), indien zijn eigen gereed-signaal actief is wordt de 40 IOCE-lijn automatisch actief en zodoende kan een enkelvoudig stelsel 8900635.

22 zonder dat er enige speciale constructie vereist is gerealiseerd worden.

Fig. 20 is een blokschema van een andere uitvoeringsvorm volgens de uitvinding waarbij het stelsel gemakkelijk op een verwerkingseenheid 5 werkzaam is terwijl de andere verwerkingseenheid daarvan is gedemonteerd.

In de tekening brengt de tweevoudige stuureenheid DXC de stuur-toestemmingssignalen I0CE1, I0CE2 voort voor de bekrachtiging van een van de verwerkingseenheden PCI, PC2 als een hoofdstelsel en de andere 10 als een hulpstelsel en het gereed-signaal DXRDY dat de aanwezigheid aangeeft en/of normale toestand/afwijking van de tweevoudige stuureenheid DXC van het stuurdeel 14. Ofschoon niet in het bijzonder hierin aangegeven heeft het stuurdeel 14 een waarneeminrichting voor het waarnemen van de werking van elke verwerkingseenheid, en hij brengt de 15 stuur-toestemmingssignalen I0CE1, I0CE2 voort en het gereed-signaal DXRDY volgens het door waarneming verkregen resultaat.

In de verwerkingseenheid PCI, geeft Gil een uitgangspoort aan voor het invoeren van zijn eigen gereed-signaal RDY1 (dat actief is wanneer zijn interne toestand normaal is), en het stuur-toestemmingssignaal 20 (I0CE2) om te beslissen of de tegengestelde verwerkingseenheid PC2 hoofdstelsel of hulpstelsel wordt, G12 geeft een OR-poort aan met een uitgang van de uitgangspoort Gil als zijn ene ingang, IN13 geeft een besturingselement aan, dat een signaal invoert vanuit de OR-poort G12 en waarvan het uitgangseinde aangesloten is op de lijn I0CE1 waarop het 25 stuur-toestemmingssignaal I0CE1 wordt voortgebracht zodat het zelf kan belissen of het hoofdstelsel of hulpstelsel is.

Een referentiegetal 36 geeft een flip-flop weer, die op nul wordt gesteld (teruggesteld) op een aanvangsignaal INZ1 op het moment dat de energietoevoer wordt beëindigd en hij wordt ingedrukt via een EN-30 poort 38 en het gereed-signaal DXRDY uit de tweevoudige stuureenheid DXC.

Een referentiegetal 37 geeft een besluit-stuurdeel van het hoofdstelsel aan voor het vóórtbrengen van een signaal om de flip-flop 36 terug te stellen. Het beslissingsstuurdeel van het hoofdstelsel 37 35 voert de stuur-toestemmingssignalen I0CE1, I0CE2 in en het gereed-signaal DXRDY via een EN-poort 16 en voert ook een positievulsignaal (dat hier een laag-niveausignaal is) SL0T1 in voor de identificatie van een positie waar de verwerkingseenheid PCI is opgenomen, waarbij de stuur-toestemmingssignalen I0CE1, I0CE2 en het gereed-signaal DXRDY alle in-40 actief zijn en alleen wanneer het signaal voor het vullen van de posi- 8900635.1 23 Λ> tie SL0T1 samenvalt met een voorafbepaalde waarde wordt een tijdsduur van de toestand gemeten en wanneer de toestand gedurende een voorafbe-paalde tijd voortduurt wordt de flip-flop 36 ingesteld.

Een referentieteken INI geeft een opneemmagazijn aan voor de opna-5 me van het stuur-toestemmingssignaal I0CE1 met zichzelf als een hoofdstelsel en zijn uitgang wordt aan CPU31 in de verwerkingseenheid geleverd.

In de verwerkingseenheid PC2, geeft G21 een uitgangspoort aan voor de invoer van zijn eigen gereed-signaal RDY2 (dat actief is wanneer 10 zijn interne toestand normaal is) en het stuur-toestemmingssignaal (I0CE1) om te beslissen of de verwerkingseenheid op de tegengestelde zijde PCI hoofdstelsel of hulpstelsel wordt» G22 geeft een OR-poort aan met een uitgang van de uitgangspoort G21 als zijn eigen ingang» IN23 geeft een besturingselement aan met een signaal van de OR-poort G22 als 15 ingang, waarbij zijn uitgangseinde aangesloten is op de lijn I0CE2 waarop het stuur-toestemmingssignaal I0CE2 wordt voortgebracht zodat het zelf kan beslissen of het hoofdstelsel of hulpstelsel wordt.

Een referentiegetal 46 geef een flip-flop weer die op nul wordt gesteld (teruggesteld) op een aanvangssignaal INZ2 op het moment dat de 20 energie wordt afgesloten en dat wordt ingedrukt via een EN-poort 48 en het gereed-signaal DXRDY uit de tweevoudige stuureenheid DXC.

Een referentiegetal 47 geeft een beslissingsstuurdeel van het hoofdstelsel aan voor het uitvoeren van een signaal dat de flip-flop 46 moet instellen. Het beslissingsstuurdeel van het hoofdstelsel 46 voert 25 de stuur-toestemmingssignalen I0CE1, I0CE2 en het gereed-signaal DXRDY via een EN-poort 26 in en voert ook een signaal voor het ingieten van de positie in (dat een hoog-niveausignaal is) SL0T2 voor de identificatie van een positie waar de verwerkingseenheid PC2 wordt ingegoten, waarbij de stuur-toestemmingssignalen I0CE1, I0CE2 en het gereed-sig-30 naai DXRDY alle inactief zijn en alleen wanneer het signaal voor het ingieten van de positie SL0T2 samenvalt met een voorafbepaalde waarde wordt een tijdsduur van de toestand gemeten en wanneer de toestand gedurende een voorafbepaalde tijd voortduurt, wordt de flip-flop 46 ingesteld.

35 Een referentieteken IN2 geeft een opneemmagazijn aan voor de opname van het stuur-toestemmingssignaal I0CE2 met zichzelf als hoofdstelsel en zijn uitgang wordt toegevoerd aan CPU41.

Een referentieteken GDI geeft een communicatie-eenheid van de verwerkingseenheid PCI aan, dat effectief is wanneer het stuur-toestem-40 mingssignaal I0CE1 het hoofdstelsel aangeeft en in staat is om gegevens 89 00635.' % * 24 met andere stelsels uit te wisselen. Een referentieteken IN41 geeft een opneemmagazijn aan voor de opname van het stuur-toestemmingssignaal I0CE1.

Een referentieteken CD2 geeft een communicatie-eenheid van de ver-5 werkingseenheid PC2 aan, die effectief is wanneer het stuur-toestemmingssignaal I0CE2 het hoofdstelsel aangeeft en in staat is om gegevens met andere stelsels uit te wisselen. Een referentiekenmerk IN51 geeft een opneemmagazijn aan voor de opname van het stuur-toestemmingssignaal I0CE2.

10 Een werking van het zoals boven geconstrueerde stelsel zal in het vervolg worden beschreven onder verwijzing naar de toestanden waarin de tweevoudige stuureenheid DXC wordt geïnstalleerd en de tweevoudige stuureenheid DXC wordt gedemonteerd.

(Toestand waarin de tweevoudige stuureenheid DXC wordt geïnstalleerd) 15 In de toestand waarin elke verwerkingseenheid normaal werkzaam is kiest de tweevoudige stuureenheid DXC de verwerkingseenheid PCI als een hoofdstelsel (de verwerkingseenheid PC2 kan eveneens als hoofdstelsel gekozen worden), en hij maakt het stuur-toestemmingssignaal I0CE1 actief en het stuur-toestemmingssignaal I0CE2 inactief. Dan wordt het ge-20 reed-signaal DXRDY actief gemaakt.

Wanneer het stuur-toestemmingssignaal I0CE1 actief is, is de verwerkingseenheid PCI werkzaam als hoofdstelsel volgens het toestemmings-signaal 01. Wanneer het stuur-toestemmingssignaal I0CE2 inactief is, is de verwerkingseenheid PC2 werkzaam als hulpstelsel.

25 (Toestand waarbij de tweevoudige stuureenheid gedemonteerd is) (1) Wanneer een gegevensbank in het geheugen wordt geladen:

Wanneer de energie wordt afgesloten, worden de flip-flops 36, 46 in de verwerkingseenheden PCI, PC2 teruggesteld op de interne aanvangs-signalen INZ1, INZ2. Indien de verwerkingseenheden een normale toestand 30 van gegevensbanken in eigen geheugens via inspectie hebben aangetroffen en anderzijds ook een normale werking verzekeren als resultaat van zelf-diagnose, worden de gereed-signalen RDY1, RDY2 in elke verwerkingseenheid beide actief gemaakt.

EN-poorten Gil, G21, OR-poorten G12, G22 en aflegmagazijnen IN13, 35 IN23 vormen een flip-flop via signaallijnen van de stuur-toestemmings-signalen I0CE1, I0CE2 en het stuur-toestemmingssignaal I0CE op de zijde die het gereed-signaal actief heeft gemaakt wordt eerder actief.

Bijvoorbeeld, als het gereed-signaal RDY1 van de verwerkingseenheid PCI eerder actief is geweest dan het gereed-signaal RDY2 van de 40 verwerkingseenheid PC2, wordt, aangezien de stuur-toestemmingssignalen 8900635.

25 t IQCE1, I0CE2 beide eerst inactief zijn, een uitgang van de poort Gil hoog in niveau, een uitgang van de OR-poort G12 wordt hoog in niveau gemaakt en een uitgang van het aflegmagazijn IN13 wordt laag in niveau gemaakt. Wanneer het stuur-toestemmingssignaal I0CE1 actief wordt en 5 zelfs als het gereed-signaal RDY2 aan de zijde van de verwerkingseen-heid PC2 daarna actief wordt, opent de poort G21 niet (terwijl de uitgang laag in niveau blijft), en het stuur-toestemmingssignaal I0CE2 wordt inactief. De toestand duurt voort totdat het gereed-signaal RDY1 inactief wordt.

10 (2) Wanneer de gegevensbank niet in het geheugen wordt geladen:

Wanneer de gegevensbank niet in het geheugen van de verwerkings-eenheid wordt geladen, zijn de gereed-signalen RDY1, RDY2 niet beide actief.

Bijgevolg blijven de stuur-toestemmingssignalen I0CE1, I0CE2 eerst 15 inactief, echter indien de stuur-toestemmingssignalen I0CE1, I0CE2 en het gereed-signaal DXRDY alle inactief zijn (in de toestand waarbij het gereed-signaal DXRDY inactief is terwijl de tweevoudige stuureenheid DXC is gedemonteerd), worden de uitgangen van de EN-poorten G16, G26 hoog in niveau en de beslissingsdelen van het hoofdstelsel 37, 47 meten 20 de tijdsduur. Hier zijn de beslissings-stuurdelen van het hoofdstelsel 37, 47 bijvoorbeeld alleen werkzaam op het moment wanneer niveau's van de signalen voor het vullen van de positie SL0T1, SL0T2 laag zijn en in de uitvoeringsvorm is het beslissings-stuurdeel van het hoofdstelsel 37 op de zijde van de verwerkingseenheid PCI werkzaam voor de meting van 25 de tijdsduur.

Wanneer een hoge niveau-uitgang van de EN-poort G16 voortduurt gedurende een voorafbepaalde tijd, stelt het beslissingsstuurdeel van het hoofdstelsel 37 de flip-flop 36 in.

Wanneer de flip-flop 36 is ingesteld wordt de uitgang ingedrukt op 30 het besturingselement IN13 via de OR-poort G12, en het besturingsele-ment IN13 maakt het stuur-toestemmingssignaal I0CE1 actief (laag niveau).

Volgens de hiervoor genoemde werking, is de verwerkingseenheid PCI werkzaam als een hoofdstelsel en verwerkingseenheid PC2 functioneert 35 als een hulpstelsel.

Nadat het stuur-toestemmingssignal I0CE1 actief is geworden, is de communicatie-eenheid CD1 gereed voor de werking om te reageren op een communicatie van andere stelsels en in dit geval is een noodzakelijke databank gereed voor lading in het geheugen. Aangezien het stuur-toe-40 stemmingssignaal IOCE2 inactief is, reageert de communicatie-eenheid 8900635.

t 26 CD2 niet op een communicatie van andere stelsels.

Fig. 21 is een tekening in de vorm van een blokschema die een dergelijke status weergeeft.

De gegevensbanken van andere stelsels worden in het geheugen van 5 de verwerkingseenheid PCI geladen via de communicatie-eenheid DC1.

(3) Enkelvoudig stelsel:

In het geval dat de verwerkingseenheid PC2 bijvoorbeeld wordt gedemonteerd en alleen de verwerkingseenheid PCI aanwezig is, wordt het stuur-toestemmingssignaal I0CE1 actief zoals in het bovengenoemde geval 10 van (1) en (2) en de verwerkingseenheid PCI begint automatisch als hoofdstelsel te functioneren. Op hetzelfde moment is de aan de verwerkingseenheid PCI gekoppelde communicatie-eenheid CD1 ook gereed voor werking.

Zodoende is er geen speciale schakelaar vereist voor de beslissing 15 van hoofdstelsel en hulpstelsel.

Verder verwijst de boven uiteengezette beschrijving naar het geval waarbij het signaal voor het vullen van de positie SL0T1 wordt ingesteld op een laag niveau en SL0T2 op een hoog niveau en de beslissings-stuurdelen van het hoofdstelsel 37, 47 meten de tijdsduur waarop de 20 signalen voor het ingieten van de positie samenvallen met een voorafbepaalde waarde, echter een prioriteitsstuurstelsel kan op die manier toegepast worden dat niveau's van de signalen voor het ingieten van de positie SL0T1, SL0T2 aangebracht worden op waarden die overeenkomen met de prioriteit; de beslissingsstuurdelen van het hoofdstelsel meten de 25 tijdsduur zolang als die overeenkomt met die niveau's van de signalen voor het ingieten van de positie, zodat de verwerkingseenheid met een hogere prioriteit eerst als hoofdstelsel bekrachtigd wordt.

Fig. 22 is een blokschema dat een voorbeeld weergeeft van een algemene constructie van het stelsel.

30 In de uitvoeringsvorm worden de twee verwerkingseenheden PCI, PC2 aangesloten op een communicatiebus met een ander stelsel via bussen VMEBS en communicatiestuureenheden respectievelijk CD1, CD2. HF-bus in overeenstemming met PROWAY wordt toegepast als de communicatiebus BS.

De communicatiestuureenheden GDI, CD2 functioneren elk als een inter-35 face met HF-bus en worden intern aangebracht met een functie voor het vasthouden van opspoorinformatie van een cornmunicatieframe op het moment van het vaststellen van een communicatiefout en onderhoudsinforma-tie zoals herhaling, frequentie bij elke foutieve inhoud en dergelijke.

40 Station-communicatie-eenheden IF1, IF2 functioneren als een inter- 8900635 .' 27 face met bussen BS21, BS22, die hetzelfde functionele deel omvatten als het interfacedeel in fig. 17.

De ingangs-/uitgangseenheid 10 wordt toegelaten uit de verwer-kingseenheid PC via bus BS1, infrastationcommunicatie-eenheid IF, bus 5 BS2 en gewone nesteenheden NC.

De gewone nesteenheden NC zijn busversterkers die elk aangebracht zijn tussen de boven gelegen bussen BS21, BS22 en een lager gelegen bus NIBS die aangesloten is op de ingangs-/uitgangseenheid 10 en de interne constructie is zoals weergegeven in fig. 23.

10 In de tekening geeft BS2 een lagere bus weer, die aangesloten is op de verwerkingseenheid PC via de infrastation-communieatie-eenheid IF en de bus BS1 die hier zijn weggelaten.

NIBS geeft een lager gelegen bus weer, die is aangesloten op meerdere ingangs-/uitgangseenheden 10.

15 Een referentiegetal 71 geeft een vergelijkingsinrichting weer voor het vergelijken van signalen (gegevens, adres) op de boven gelegen bus BS2 en signalen op de onder gelegen bus NIBS, 72 geeft een aansluitbe-vestigingsinrichting aan voor het uitwisselen van signalen op de boven gelegen bus BS2 en signalen op de onder gelegen bus NIBS, en 73 geeft 20 een flip-flop aan die een signaal uitvoert uit vergelijkingsinrichting 71, die ingesteld is op een signaaltijdsturing die voortgebraeht is door aansluitbevestigingsinrichting 72 via een geleidingsdraad Lx, en ook teruggesteld is op een terugstelsignaal overgebracht vanuit de verwerkingseenheid PC via een geleidingsdraad L3.

25 Een referentiegetal 74 geeft een buffer aan voor het overdragen van een bus-foutsignaal dat voortgebracht wordt door de flip-flop 73 en 75 geeft een uitleesinrichting aan voor het uitlezen van de inhoud van de flip-flop 73 via de boven gelegen bus BS2, die is aangebracht binnenin de verwerkingseenheid PC.

30 Het door de flip-flop 73 voortgebrachte bus-foutsignaal wordt ook ingevoerd in de aansluitbevestigingsinrichting via een geleidingsdraad Lg, die de aansluitbevestigingswerking stuurt.

Fig. 24 is een tijdschema dat een voorbeeld weergeeft van de werking, waarbij signalen aangeduid worden op de onder gelegen bus NIBS

35 wanneer de bus-fout niet wordt gedetecteerd.

Een adressignaal Ads voor het kiezen van een bepaalde van meerdere ingangs-/uitgangseenheden 10 wordt voortgebracht door de verwerkingseenheid PC, zoals weergegeven in (a). Vergelijkingsinrichting 71 vergelijkt adressignalen op beide bussen BS2, en eerst op NIBS en het resul- 40 taat wordt op een in (e) weergegeven tijdstip bemonsterd. Wanneer hier 8900535 / 28 een bus-fout wordt gedetecteerd als resultaat van vergelijking, wordt een miskoppel signaal geleverd aan de flip-flop 73.

Bij ontvangst van het signaal wordt de flip-flop 73 ingesteld op een signaaltijdsturing vanuit aansluitbevestigingsinrichting 72 en een 5 bus-foutsignaal wordt voortgebracht door zijn uitgangseinde. Het bus-foutsignaal wordt ingevoerd in aansluitbevestigingsinrichting 72 om zijn aansluitbevestigingswerking te onderdrukken. Zodoende wordt een bussequentie ervan weerhouden om daarna nog verder te gaan. Hoewel niet zo aangeduid wil dat zeggen dat een openingssignaal van het adressig-10 naai niet zal worden voortgebracht naar de lager gelegen bus NIBS.

Wanneer de busfout niet wordt gedetecteerd wordt een respons overgedragen naar de verwerkingseenheid PC op een boven gelegen zijde, zoals weergegeven in (b), vanuit de ingangs-/uitgangseenheid 10 die op een onder gelegen zijde van het adres ligt.

15 Wanneer echter de busfout wordt gedetecteerd wordt de respons niet geretourneerd aangezien er geen openingssignaal van het adressignaal wordt opgewekt en er wordt geen respons tot stand gebracht naar de verwerkingseenheid op de boven gelegen zijde PC. Bij ontvangst van de niet-respons, leest de verwerkingseenheid PC de inhoud van de buffer 74 20 via de bus BS2, zodat hij erkent dat de niet-respons een busfout is op de bus NIBS op de onder gelegen zijde of een fout van de gewone nest-eenheid NC. Dan zal er geen fout optreden in adres of gegevens op de bus van de boven gelegen zijde BS2.

Wanneer de busfout niet wordt gedetecteerd nadat het adres is ge-25 stuurd, zoals weergegeven in (a), ontvangt de verwerkingseenheid PC een respons zoals weergegeven in (b).

Bij ontvangst van de respons wordt dan een gegevens-schrijfsignaal gezonden naar de overeenkomstige ingangs-/uitgangseenheid 10 die in schrijf-werking is zoals weergegeven in (c). Het gegevens-schrijfsig-30 naai wordt ook vergeleken door verge!ijkingsinrichting 71 en het resultaat wordt gevoerd naar de flip-flop 73 met de in (f) weergegeven tijd-sturi ng.

Indien de werking normaal is wordt een openingssignaal van het ge-gevens-schrijfsignaal aan de bus NIBS aan de onder gelegen zijde gezon-35 den en een responssignaal wordt geretourneerd uit de ingangs-/uitgangs-eenheid 10 wanneer hij zoals weergegeven in (e) de gegevens heeft ontvangen.

Wanneer het vergelijkingsresultaat een miskoppeling aangeeft wordt het openingssignaal niet geretourneerd aan de onder gelegen zijde en 40 daarom wordt het responssignaal niet geretourneerd, zodat er geen res- 8900635.

29 pons tot stand wordt gebracht op de bovengelegen zijde.

Dan wordt er een gegevens-leessignaal uit de overeenkomstige in-gangs-/uitgangseenhéid 10 gelezen zoals weergegeven in (d) en wanneer de busfout niet wordt gedetecteerd wordt hij overgedragen aan de ver-5 werkingseenheid op de boven gelegen zijde PC via de bussen BS2, NIBS.

Wanneer er een fout wordt gedetecteerd, wordt het responssignaal (e) uit dè 1ngangs-/uitgangseenheid io niet overgedragen aan de boven gelegen zijde en de verwerkingseenheid aan de boven gelegen zijde PC detecteert een niet-respons.

10 Verder heeft de boven uiteengezette beschrijving betrekking op het geval waarin de flip-flop ingesteld wordt op een foutsignaal van een meervoudige bit die de bus vormt. Indien echter de flip-flop meervoudig wordt aangebracht volgens elk bit en de toestand van elke flip-flop wordt vastgehouden door een bufferinrichting kan de fout nauwkeurig met 15 betrekking tot elke bit worden herkend.

890063 5.'

Claims

1. Tweevoudig computerstelsel, voorzien van twee verwerkingseenhe-den waarvan er een feitelijk werkzaam is (als hoofdstelsel) en de ande- 5 re in paraattoestand wordt gehouden (als hulpstelsel) tegen het optreden van een defect in het hoofdstelsel en een tweevoudige stuureenheid om te sturen welke verwerkingseenheid werkzaam moet zijn als het hoofdstelsel via de waarneming van de werkzame toestanden van genoemde twee verwerkingseenheden waarbij de verbetering het kenmerk heeft dat: 10 twee onafhankelijke onderbrekingsinrichtingen aanwezig zijn voor het aangeven van het door onderbreken schakelen van het hoofdstelsel en het hulpstelsel naar genoemde twee verwerkingseenheden aanwezig zijn in de tweevoudige stuureenheid; de onderbrekingsinrichting krijgt een onderbrekingsbron geleverd 15 door een verwerkingseenheid in de tweevoudige stuureenheid via een interne bus, houdt de onderbrekingsbron vast volgens een tweevoudig schakel signaal en voert onderbreking uit voor de tweevoudige schakeling tegen de twee verwerkingseenheden.

2. Tweevoudig computerstelsel volgens conclusie 1, waarbij de 20 tweevoudige stuureenheid voorzien is van een gelijkmakingsinrichting voor het gelijkmaken van de geheugeninhoud in de twee verwerkingseenheden .

3. Tweevoudig computerstelsel volgens conclusie 2, met het kenmerk, dat een geketende wachtrij-geheugen (FIFO) wordt toegepast als 25 gelijkmakingsinrichting.

4. Tweevoudig computerstelsel volgens conclusie 3, met het kenmerk, dat de FIFO-stuurinrichting voor de sturing van intree-wisselteken SI en uittree-wisselteken SO van FIFO volgens logische uitdrukkingen (1), (2) wordt toegepast op de tweevoudige stuureenheid.

30 SI = WRIl.CTLl.DCSl + WRIr.CTLr.DCSr ...(1) SO =Ί^ΧΤΪ[ + WRI^.CTLr ...(2) waarbij WRI een extern lees/schrijfsignaal aanduidt dat bevestigd wordt op het moment van schrijven (waarbij een index L van elk signaal aangeeft "vanuit de verwerkingseenheid aan de linker-35 zijde" en waarbij R aangeeft "vanuit de verwerkingseenheid aan de rechterzijde"); CTL een stuur-verklaringsignaal aangeeft, dat bevestigd wordt door de eenheid in feitelijke werking; DCS een tweevoudig stuursignaal DCS aangeeft van de eenheid op een 40 zijde om een stuurtoestemming te verschaffen gehandhaafd door 89 00 635 .1 de tweevoudige stuureenheid.

5. Tweevoudig computerstelsel volgens conclusie 3, met het kenmerk, dat een onderbrekingsstuurinrichting voor het voortbrengen van onderbrekingssignalen FINTl, FINTr die de onderbreking aangeven 5 voor het verhogen van een prioriteit voor de uitlezing van gegevens aan de twee verwerkingseenheden volgens de volgende logische uitdrukkingen (3), (4) op de tweevoudige stuureenheid wordt verschaft. FINTl = ACCr.SI.HFUL.IFl + ACC[.FINl + IRST.FINl ...(3)

6. Tweevoudig computerstelsel voorzien van twee verwerkingseenheden, een waarneeminrichting voor de waarneming van de werking van de verwerkingseenheden, een tweevoudige stuureenheid met een buffergeheu-gen voor het tijdelijk laden van gelijkmakingsgegevens, overgedragen 40 vanuit de computer aan de zijde van de feitelijke werking aan een ge- 8900635. * 32 heugen van de computer op de paraatzijde en zijn adres, waarbij de verbetering bestaat uit: een indicatieteken-invoeginrichting voor het invoegen van een start-identificatieteken en een eind-identificatieteken in elke verwer-5 kingseenheid op die tijdstippen waarop de feitelijke werking begint en eindigt; een eind-identificatie-detectieinrichting voor het detecteren van het eind-identificatieteken vanuit gegevens-uitlezing van het bufferge-heugen; 10 een gegevens-laadinrichting voor het laden van gegevens vanuit het start-identificatieteken naar eind-identificatieteken in het adres wanneer het eind-identificatieteken wordt gedetecteerd; een verwerkingeenheid waarnaar een stuurtoestemming wordt overgedragen die begint met de feitelijke werking vanuit een werking die cor- 15 respondeert met de gegevens waarin het start-identificatieteken is ingevoegd.

7. Tweevoudig computerstelsel voorzien van twee verwerkingseenhe-den, twee voedingsinrichtingen voor het toevoeren van werkzame energie aan elk van de twee verwerkingseenheden, een ingangs-/uitgangseenheid 20 gestuurd door genoemde verwerkingseenheden, waarbij de verbetering bestaat uit: een eerste bus die de twee verwerkingseenheden aansluit en gegevens overbrengt voor het wederzijds gelijkmaken van de gegevensbanken; een tweede bus die elke verwerkingseenheid aansluit op een in- 25 gangs-/uitgangseenheid voor de onderlinge uitwisseling van gegevens; een bus-functie-stopinrichting aangebracht op de twee verwerkingseenheden voor het stoppen van tenminste de functie van de gegevensoverdracht van de eerste bus op het moment van aan/uit-werkingen van overeenkomstige toevoerinrichtingen en in een overgangstoestand van de uit- 30 gangsspanning.

8. Tweevoudig computerstel sel volgens conclusie 7, waarin een open collectorpoort waarop een busstuursignaal en een signaal (INZ) dat op een hoog niveau komt wanneer een voedingsspanning van voedingsmiddelen een werkzame spanning bereikt wordt toegepast als bus-functie-stop- 35 inrichting.

9. Tweevoudig computerstelsel voorzien van twee verwerkingseenheden, een tweevoudige stuureenheid voor de invoer van een gereed-signaal dat een normale toestand van de werking van de twee verwerkingseenheden aangeeft en dat een stuursignaal (DSC) opwekt om de ene als hoofdstel- 40 sel te bekrachtigen en de andere als hulpstelsel bij de twee verwer- 8900635 : t t kingseenheden te houden, een ingangs-Aiitgangseenheid aangesloten op de twee verwerklngseenheden via I/O bus, waarbij de verbetering bestaat uit: een gereed-signaalvlag toegepast in genoemde twee verwerk!ngseen-5 heden om een normale toestand van de werkingen daarvan aan te geven; een vermogen-signaalvlag die het vermogen aangeeft om zelf een werkingszijde te zijn; een rekenkundig werkzame uitgangsinrichting voor het invoeren van een gereed-signaal en een vermogen-signaal vanuit de twee vlaggen, het 10 berekenen van een logisch produkt van beide signalen, en een overbrengen van het werkings-uitgangssignaal aan de ingangs-/uitgangseenheid; waarbij de ingangs-/uitgangseenheid beslissen of hij wel of niet wordt toegelaten volgens een signaal vanuit de uitgangsinrichting met rekenkundige werking.

10. Tweevoudig computerstelsel voorzien van twee verwerkingseenhe- den, een tweevoudige stuureenheid voor de opwekking van een stuur-toe-stemmingssignaal voor de sturing van een van de twee verwerkingseenhe-den als een hoofdstelsel en de andere als een hulpstelsel, waarbij de verbetering het kenmerk heeft dat: 20 de tweevoudige stuureenheid is voorzien van een invoeg-detectie-deel voor het detecteren wanneer de eenheid wordt gedemonteerd van en wanneer hij wordt ingevoegd in het stelsel, eerste en tweede uitgangs-poorten voor de opwekking van stuur-toestemmingssignalen (I0CE1, I0CE2) aan respectievelijk de twee verwerkingseenheden, een stuurdeel voor de 25 sturing van de eerste en tweede uitgangspoorten volgens een signaal vanuit het invoeg-detectiedeel, een derde uitgangspoort voor het vóórtbrengen van een gereed-signaal (DXRDY) vanuit het stuurdeel; de ene verwerkingseenheid wordt aangebracht met een poortinrich-ting voor de invoering van zijn eigen gereed-signaal, het stuur-toe-30 stemmingssignaal (I0CE2) vanuit de tweede uitgangspoort van het stuurdeel, het gereed-signaal (DXRDY) vanuit de derde uitgangspoort, en de bekrachtiging van de ene verwerkingseenheid als een hoofdstelsel wanneer zijn eigen gereed-signaal actief is en het stuur-toestemmingssig-naal (I0CE2) en het gereed-signaal (DXRDY) beide inactief zijn; 35 de andere verwerkingseenheid wordt aangebracht met een poortin-richting voor het invoeren van zijn eigen gereed-signaal, het stuur-toestemmingssignaal (I0CE1) uit de eerste uitgangspoort van het stuurdeel, het gereed-signaal (DXRDY) uit de derde uitgangspoort, en voor de bekrachtiging van de andere verwerkingseenheid als een hoofdstelsel 40 wanneer zijn eigen gereed-signaal actief is en het stuur-toestemmings- 8900635. signaal (I0CE1) en het gereed-signaal (DXRDY) beide inactief zijn.

10 FINl - FINTl FINTr = ACCl.SI.HFUL.IFr + ACCr.FINr + IRST.FINr FINr = FINTr ifl = (f!n[.ifl + SO.ACCl.EMPY)

15 IFr = (FÏNr.IFr + SO.ACCr.EMPY) waarbij ACC een toegangssignaal aangeeft naar onderbrekingsstuurinrichting (waarbij een index L van elk signaal aangeeft "vanuit de verwerkingseenheid aan de linkerzijde", waarbij R aangeeft "vanuit de verwerkingseenheid aan de 20 rechterzijde"); 50 geeft een uittree-wisseltekensignaal van FIFO aan; 51 geeft een intree-wisseltekensignaal aan van FIFO, HFUl geeft een half-vol signaal aan dat voortgebracht wordt wanneer de halve hoeveelheid gegevens in FIFO wordt gela-25 den; EMPY geeft een leeg signaal aan dat voortgebracht wordt wanneer FIFO leeg raakt; FINTl geeft een onderbrekingssignaal aan dat geleverd wordt aan de verwerkingseenheid aan de linkerzijde;

30 FINTr geeft een onderbrekingssignaal aan dat geleverd wordt aan de verwerkingseenheid aan de rechterzijde; IRST geeft een terugstel signaal aan van de onderbrekingssignalen FINTl, FINTr toegevoerd vanuit de verwerkingseenheid aan de rechterzijde of aan de linkerzijde wanneer het toe-35 gangssignaal wordt gehandhaafd.

11. Tweevoudig computerstelsel voorzien van eerste en tweede verwerkingseenheden, een tweevoudige stuureenheid voor het opwekken van het stuur-toestemmingssignaal om een van de twee verwerkingseenheden 5 als een hoofdstelsel te bekrachtigen en de andere als hulpstelsel te houden waarbij de verbetering bestaat uit: de tweevoudige stuureenheid wordt voorzien van een stuurdeel voor het opwekken van stuur-toestemmingsignalen (I0CE1, I0CE2) om een van de eerste en tweede verwerkingseenheden als een hoofdstelsel te bekrachti-10 gen en de andere als een hulpstelsel te houden en een gereed-signaal (DXRDY) dat de aanwezigheid aangeeft en/of normale toestand/afwijking van de tweevoudige stuureenheid; de eerste en tweede verwerkingseenheden worden aangebracht met een flip-flop die vrij wordt gemaakt wanneer de energie wordt afgesloten en 15 het gereed-signaal (DXRDY) actief is; hoofdstelsel-beslissingsinrichting om te detecteren dat de stuur-toestemmingssignalen (I0CE1, I0CE2) en het gereed-signaal (DXRDY) alle inactief zijn, waarbij alleen een tijdsduur van de toestand wordt gemeten wanneer van de toestand alleen wanneer positievulsignal en (SL0T1,

20 SL0T2) voor de identificatie van ofwel de eerste of de tweede verwer-kingseenheid samenvallen met een voorafbepaalde waarde, waarbij de flip-flop ingesteld wordt waar de toestand gedurende een voorafbepaalde tijd voortduurt; een besturingselement om zelf ervoor te zorgen dat het stuur-toe-25 stemmingssignaal (I0CE1 of I0CE2) om te beslissen tussen hoofdstelsel of hulpstelsel, actief wordt wanneer gereed-signalen (RDY1, RDY2) actief zijn, die actief worden wanneer de eigen interne toestand normaal is en het stuur-toestemmingssignaal (I0CE2 of I0CE1) om te beslissen of de tegengestelde verwerkingseenheid hoofd- of hulpstelsel is inactief 30 is, of wanneer de flip-flop is ingesteld.

12. Tweevoudig computerstelsel uitgerust met twee verwerkingseen-den (PC), een tweevoudige stuureenheid (DXC) voor de sturing om een van de twee verwerkingseenheden als hoofdstelsel te bekrachtigen en de andere als hulpstelsel te houden, een bus (BSD die de tweevoudige stuur- 35 eenheid en elke verwerkingseenheid verbindt en gegevens overdraagt voor het wederzijds gelijkmaken van een gegevensbank, een bus (BS2), die op de bus (BS) aangesloten is via een infrastation-communicatie-eenheid (IF) die functioneert als een interface, een gemeenschappelijke nest-eenheid (NC) die functioneert als een busherhaler aangebracht tegen een 40 bus (NIBS) waarop de bus (BS2) en meerdere ingangs-/uitgangseenheden 6900 635 . t worden aangesloten; waarbij de gemeenschappelijke nesteenheid (NC) bestaat uit: een vergelijkingsinrichting om een signaal in de boven gelegen bus (BS2) en een signaal in de onder gelegen bus (NIBS) te vergelijken; 5 een aansluitbevestigings-inrichting voor het uitwisselen van het signaal op de boven gelegen bus (BS2) en het signaal op de onder gelegen bus (NIBS); een flip-flop ingesteld op een miskoppel signaal dat voortgebracht wordt wanneer een vergelijkingsinrichting een miskoppeling detecteert; 10 een buffer om een signaal uit de flip-flop over te dragen; de verwerkingseenheden die de inhoud uitlezen van de flip-flop door de bus (BS2) via de buffer. 8900635.