JPH01266634A

JPH01266634A - 二重化制御システム

Info

Publication number: JPH01266634A
Application number: JP63096171A
Authority: JP
Inventors: So Akai; 赤井　創; Isao Domoto; 堂本　功; Eiji Nakamoto; 中本　栄司; Yoshiji Morioka; 森岡　義嗣
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-04-19
Filing date: 1988-04-19
Publication date: 1989-10-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、一方が実作業状Ｂ（主系）、他方が主系の故
障に備えて待機状態（従系）となる２つのプロセッサユ
ニットと、２つのプロセッサユニットにそれぞれ動作電
力を供給する２つの電源手段とを備えた二重化腓御シス
テムに関し、更に詳しくは、二重化された２つのプロセ
ッサユニットのいずれか一方をメンテナンスその他の理
由で装置から取り外すような場合にも、他方のプロセッ
サユニットの動作に彩りを与えないようにした二重化制
御システムに関する。

（従来の技術）従来より、制御システムの信頼性を高める一つの手法と
して、二重化方式が採用されている。

第５図は、この様な従来の二重化制御システムの一例を
示す構成概念図である。このシステムは、２つのプロセ
ッサユニット（計算機）Ｐｃｔ、ＰＯ２と、これらのプ
ロセッサユニットの動作を監視する二重化制御ユニット
ＤＸＣと、２つのプロセッサユニットにバスを介して接
続される複数の入出力ユニットＩＯとで構成される。

二重化制御ユニットＤＸＣは、２つのプロセッサユニッ
トＰＣＩ、ＰＯ２の動作を監視し、どちらか一方を実作
業に従事させ、他方を待機状態にしておき、実作業側の
プロセッサユニットに故障が生じたとき、あるいはメン
テナンスなどで装置から取り外したような場合、実作業
の受は持ちを他方のプロセッサユニット側に切り替える
動作を行う。

ここで、各ユニットＰＣＩ、ＰＯ２、ＤＸＣｌＩＯは、
いずれも１枚のプリント板（カード）上に関係回路が形
成されており、バックボードに実装され、バックボード
上に配置させたバスを介してデータの授受を行うように
構成されている。

（発明が解決しようとする課題）このように構成される二重化制御システムにおいて、バ
ックボードに配置されるバスの形態は、今後に開発され
るであろう各種のカードや、市販されている汎用のカー
ドに対しても接続が可能なように、またシステムを構築
する上で有利なように標準バス（例えばマルチパス、Ｖ
ＭＥバス等）を用いることが望ましい。

この場合、二重化したプロセッサユニットは、その一方
を例えばメンテナンス時においてバックボードから取り
外したり、電源のオン・オフを行なったりすることがあ
るので、その様な場合にバスに外乱を与えないような工
夫をする必要がある。

本発明はこの様な点に鑑みてなされたもので、その目的
は、簡単な構成で汎用性のあるバスを用いながらも、メ
ンテナンスその他で電源をオン・オフするような場合に
、他の部分にその影響を与えない二重化制御システムを
実現することにある。

（課題を解決するための手段）第１図は本発明の基本的な構成を示すブロック図である
０図において、ＰＣＩ、ＰＯ２は一方が実作業状態（主
系）、他方が主系の故障に備えて待機状態（従系）とな
る２つのプロセッサユニット、ＰＳｌ、ＰＳ２は２つの
プロセッサユニットつの電源手段、ＢＳＩは２つのプロ
セッサユニッ）ＰＳｌ、ＰＳ２の間を結び、互いにデー
タベースを等値化するためのデータを伝送する第１のバ
ス、ＩＯＩ・・・Ｉｏｎは入出力ユニット、ＢＳ２は各
プロセッサユニットＰＣＩ、ＰＯ２と入出力ユニットＩ
ＯＩ〜Ｉｏｎとの間でデータ授受を行う為のプロセッサ
ユニットと入出力ユニットとを結ぶ第２のバスである。

２つのプロセッサユニットＰｃｔ、ＰＯ２において、１
１は対応する電源手段ＰＳ１、ＰＳ２のオン・オフ時の
出力電圧過渡状態及び電源オフ時において第１のバスＢ
ＳＩの少なくともデータ転送機能を停止するバス機能停
止手段である。

（作用）２つのプロセッサユニットで用いるデータベース等値化
のためのデータは、第１のバスＢＳＩを介して伝送され
、実作業側のプロセッサユニットと入出力ユニット■０
との間のデータ授受は第２のバスＢＳ２を用いて行われ
る。電源手段のオン・オフ時の出力電圧過渡状態及び電
源オフ時においては、バス機能停止手段は、第１のバス
ＢＳＩの少なくともデータ転送機能を停止させる。

（実施例）以下図面を用いて、本発明の実施例を詳細に説明する。

第２図は、本発明の一実施例を示す構成ブロック図であ
る。この実施例では２つのプロセッサユニットを制御す
る二重化制御ユニットを用いたものについて例示する。

図において、ＰＣＩ、ＰＯ２は二重化されたプロセッサ
ユニット、ＰＳｌ、ＰＳ２は２つのプロセッサユニット
ＰＣＩ、ＰＯ２にそれぞれ動作電力を供給する２つの電
源手段、ＤＸＣは二重化制御ユニットで、２つのプロセ
ッサユニットＰｃｔ、ＰＯ２の動作を監視し、どちらか
一方のプロセッサユニットを実作業に従事させ、他方の
プロセッサユニットを待機状態にしておき、実作業側の
プロセッサユニットに故障が生じたとき、あるいはメン
テナンスなどで装置から取り外したような場合、実作業
の受は持ちを他方のプロセッサユニット側に切り替える
為のものである。　　ＢＳＩは第１のバスで、２つのプ
ロセッサユニットＰＣＩ、ＰＣ２の間を結び、互いにデ
ータベースを等値化するためのデータを伝送する。

１０１〜Ｔｏｎは入出力ユニットで、プロセスからの信
号を入力するもの、プロセスに信号を出力するもの、他
のシステムに信号を伝送するための通信機能を持ったも
のなど各種のものがある。

ＢＳ２は第２のバスで、各プロセッサユニットＰＣＩ、
ＰＣ２と、入出力ユニットＩＯＩ〜ＩＯｎとの間でデー
タ授受を行うものであり、二重化した左右それぞれで、
両者の間を結んでいる。この第２のバスＢＳ２は、今後
開発されるであろう各種の入出力ユニットや、既に汎用
されている入出力ユニットが接続できるように、標準の
バスが用いられる。

２つのプロセッサユニットＰｃｔ、ＰＣ２において、１
１は対応する電源手段のオン・オフ時の出力電圧過渡状
態及び電源オフ時において、第１のバスＢＳＩの少なく
ともデータ転送機能を停止するバス機能停止手段、１２
はデータベースを格納するメモリ、１３は第１のバスＢ
ＳＩのインタフェース、１４は第２のバスＢＳ２のイン
タフェース、１５はプログラムやデータベースをメモリ
１２にローデングするためのローディング手段、１６は
メモリアクセス手段で、自分自身のメモリのほかに、等
値化用データについては、二重化制御ユニット内あるい
は、相手側プロセッサユニット内のメモリ空間にもアク
セスできるようになっている。

二重化制御ユニットＤＸＣにおいて、２１は２つのプロ
セッサユニット内の各メモリの内容を等値化するための
等値化手段で、二重化制御ユニットを用いない場合、こ
れは各プロセッサユニット内に設けられる。

このように構成した装置の動作を次に説明する。

各プロセッサ、ユニットＰＣＩ、ＰＣ２は、それぞれの
動作が正常であれば、それを示す信号を二重化制御ユニ
ットＤＸＣに出力しており、二重化制御ユニットＤＸＣ
は、この信号を監視し、どちら側のプロセッサユニット
を実作業につがせ、とどちら側を待機状態とさせるかを
決定する。

各プロセッサユニット内のメモリ１２には、初期化時に
おいて上位の計算機（図示せず）から必要なデータベー
スや、プログラムが、通信機能を持った入出力ユニット
、第２のバスＢＳ２を介してローディング手段１５によ
ってローディングされる。

稼動状態において、待８ｍ１Ｐ！のプロセッサユニット
のメモリ１２内には、二重化制御ユニットＤＸＣ内の等
値化手段２１の動作によって、第１のバスＢＳＩを介し
て、実作業側のプロセッサユニット内のメモリ１２の内
容が逐次コピーされ、更新されている。また、実作業側
のプロセッサユニットは、各入出力ユニットＩＯとの間
で、第２のバスを用いてデータの授受を行い、所定の制
御動作などを行う。

この様な状態において、実作業側のプロセッサユニット
に故障が生ずると、それが二重化制御ユニットＤＸＣに
よって検出され、それまで待機側にあったプロセッサユ
ニットが実作業に従事するように切り替える。この様な
切り替えは、待機側にあったプロセッサユニット内のメ
モリの内容が、常に相手側プロセッサユニット内のメモ
リの内容と同じになるように更新されているので、制御
動作の引継ぎはスムーズに行われる。

故障したプロセッサユニットは、修理のために、まずそ
こに給電している電源をオフにする。バス機能停止手段
１１は、対応する電源手段ＰＳから出力される電源オフ
時、あるいは出力電圧の過度状態を示す信号ＩＮＺを入
力し、対応する第１のバスの少なくともデータ転送機能
を停止させる。

これによって、故障したプロセッサユニットにつながる
第１のバスＢＳＩに外乱が生じないようにする。

第３図は、バス機能停止手段１１の一例を示す構成ブロ
ック図である。ここではオープンコレクタゲート（例え
ば７４３８．７４ＬＳ３８．７４ＡＬＳ３８Ｕ等）ＧＡ
を用いたものである。

このケートの入力端には、バスコントロール信号と、電
源手段ＰＳからの信号ＩＮＺとが印加されている。

第４図は、電源手段ＰＳから出力される信号ＩＮＺの説
明図である。

電源電圧Ｖｃが（ａ＞に示すように電源のオン・オフに
応じて変化するものとすれば、電源電圧Ｖｃがプロセッ
サユニットの動作可能範囲に達したとき、信号ＩＮＺは
（ｂ）に示すようにハイレベルになる。

電源をオン・オフされた側のプロセッサユニット内のイ
ンタフェース１４は、少なくともコントロール信号の出
力ゲートに、第３図に示すようなオープンコレクタゲー
）ＧＡを使用しており、第１のバスＢＳＩを信号ＩＮＺ
がローレベル、即ち、電源オフ時の電源電圧Ｖｃが過渡
状態の時、及び電源オフ時には、データ伝送機能を停止
するようにコントロールする。これによって、この第１
のバスＢＳＩを介して二重化制御ユニットあるいは、相
手側プロセッサユニットへの動作に影響しないようにで
きる。

なお上記では、２つのプロセッサユニットの間に二重化
制御ユニットを設けたものについて例示したが、二重化
制御ユニットがないシステムであってもよい、二重化制
御ユニットがない場合は、実作業に従事するプロセッサ
ユニットは、例えば、その実装位置によって自動的に決
定され、それに故障が生じた場合は、他方に自動的に切
り替わるような構成とすればよい。

（発明の効果）以上詳細に説明したように、本発明によれば、簡単な構
成で汎用性のあるバスを用いながらも、メンテナンスそ
の他で電源をオン・オフするような場合に、その影響を
他の部分に与えない二重化制御システムが提供できる。

【図面の簡単な説明】

第１図は本発明の基本的な構成を示すブロック図、第２
図は本発明の一実施例を示す構成ブロック図、第３図は
バス機能停止手段の一例を示す構成図、第４図は電源手
段から出力される信号ＩＮＺの説明図、第５図は従来シ
ステムの構成概念図である。ＰＣＩ、ＰＣ２・・・プロセッサユニットＰＳ１、ＰＳ
２・・・電源手段ＩＯ１〜Ｉｏｎ・・・入出力ユニットＢＳＩ・・・第１のバスＢＳ２・・・第２のバスＤＸＣ・・・二重化制御ユニット１１・・・バス機能停止手段一一ζ　　　　、−１ −Ｏ ″　　　　Ｎ−一

Claims

【特許請求の範囲】一方が実作業状態（主系）、他方が主系の故障に備えて
待機状態（従系）となる２つのプロセッサユニットと、
前記２つのプロセッサユニットにそれぞれ動作電力を供
給する２つの電源手段と、前記プロセッサユニットによ
って制御される入出力ユニットを備えた二重化制御シス
テムにおいて、前記２つのプロセッサユニットの間を結
び、互いにデータベースを等値化するためのデータを伝
送する第１のバスと、前記各プロセッサユニットと前記入出力ユニットとを結
び両者の間でデータ授受を行う為の第２のバスとを設け
ると共に、前記２つのプロセッサユニットに、対応する電源手段の
オン・オフ時及び出力電圧過渡状態において前記第１の
バスの少なくともデータ転送機能を停止するバス機能停
止手段を設けたことを特徴とする二重化制御システム。