JPS63217401A

JPS63217401A - デ−タ変換装置

Info

Publication number: JPS63217401A
Application number: JP62050196A
Authority: JP
Inventors: Tadasaki Komiyama; 小宮山　正前
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-06
Filing date: 1987-03-06
Publication date: 1988-09-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の［１的］（産業上の利用分野）本発明は、二重化制御装置と一重化制御装置間でデータ
をやりとりするためのデータ変換装置に関する。

（従来の技術）例えば、大規模な工業プラントでは、そのプラントを構
成しているプラントをおのおのの独立して制御し、さら
に、それらの制御状態を統合化して全体を有機的に制御
している。また、とくに高い信頼性を要求されるプラン
トを制御する制御装置は二重化される。

このように、同一のプラント内に二重化された制御装置
（以下、二重化制御装置という）と、二重化されていな
い制御装置（以下、一重化制御装置という）が存在する
場合があり、それらの間で相互にデータをやりとりする
とき、従来、次のような不都合を生じていた。なお、一
重化制御装置には、２つ以上の制御装置を備え、常時１
つの制御装置を作動し、それ以外の制御装置を待機して
おく待機系を備えた制御装置を含むものとする。

（発明が解決しようとする問題点）まず、二重化制御装置と一重化制御装置のデータ形式お
よびデータ伝送形式（プロ１−コル）が相違した場合に
は、適切なデータ伝送を実行できない。

また、例えば、Ｒ５−２３２Ｃ，Ｒ３−４２２あるいは
ＧＰ−ＩＢ等のいわゆる汎用バスを使用して物理的なイ
ンタフェースを共通にした場合でも、それ以外のプロト
コルが共通でなければ適切なデータ伝送を実行できない
。なお、汎用バスは多重化についての規定がなく、二重
化制御装置を直接接続することができない。

本発明は、このような従来技術の不都合を解消するため
のもので、二重化制御装置と一重化制御装置を相互接続
できるデータ変換装置を提供することを目的としている
。

［発明の構成コ（問題点を解決するための手段）本発明は、二重化制御装置および一重化制御装置とそれ
ぞれ物理的に接続するためのインタフェースと、二重化
制御装置および一重化制御装置とそれぞれ論理的に接続
するためにプロトコル変換機能を備えた制御手段を備え
たものである。

（作用）したがって、二重化制御装置から一重化制御装置への伝
送データ、および、一重化制御装置から二重化制御装置
への伝送データは制御手段によりプロトコルが変換され
た状態で、おのおののインタフェースを介して相手側の
制御装置に出力され、二重化制御装置と一重化制御装置
の間のデータ伝送が適切に行なわれる。

（実施例）以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかるデータ変換装置を
備えたプラント制御装置を示す。

同図において、プラントＡ（図示略）は、制御表［１，
１’からなる二重化制御装置により制御され、プラント
Ｂ（図示略）は、制御装置２により制御される。制御装
置１，１′と制御装置２は、データ変換装置３を介して
データをやりとりする。

制御装置１．１’は、制御処理を実行するＣＰＵ　（中
央処理装置）ｌａ、ｌａ’、制御装置１．１’の内部を
接続するシステムバスｌｂ、ｌｂ’にＣＰｏｌａ、ｌａ
’を接続するためのシステムバスインタフェースｌｃ、
　ｌｃ’、プラントＡとデータをやりとりするための入
出力部１ｄ。

ｌｄ’　、および、電源１ｅ、ｌｅ’からなる。また、
制御装置１，１′は、システムバスｌｂ、Ｉｂ’によっ
てデータ変換装置３に接続されている。

制御装置は、制御処理を実行するＣＰＵ２ａ、プラント
Ｂとデータをやりとりするための入出力部２ｂ。

電源２ｃ、および、汎用バス４を介してデータ変換装置
ｉｌ！３と接続するための汎用バスインタフェース２ｄ
からなる。

データ変換装置３は、第２図に示ように、システムバス
ｌｂ、　ｌｂ’と物理的に接続するとともに、所定のデ
ータ入出力処理を実行するシステムバスインタフェース
３−ａ、３ｂ、制御処理を実行するＣＰＵ３ｃ。

ＣＩ’Ｕ３ｃのワークエリア等を構成するメモリ３ｄ、
および、汎用バス４と物理的に接続するとともに。

所定のデータ入出力処理を実行する汎用バスインタフェ
ース３ｅからなる。

以上の構成で、制御装置１，１′は、プラントＡからの
プロセスデータを同時に入力して同一の制御処理を実行
し、制御データを同時にプラントＡに出力するとともに
、プラントＡとプラントＢを協調動作するために制御装
置２に出力するデータを同時にデータ変換装置３に伝送
する。

これらのデータは、システムバスｌｂ、ｌｂ’における
プロトコルに従い、システムバスインタフェース３ａ　
、　３ｂを介してデータ変換装置３に取り込まれる。

データ変換装置３のＣＰＵ３ｃは、システムバスインタ
フェース３ａ　、　３ｂを介して制御装置１，１′から
入力したデータを相互に比較し、一致したものを制御装
置２に対する伝送データとして一旦メモリ３ｄに蓄積す
る。

そして、メモリ３ｄに蓄積した伝送データを制御表′ｆ
！１２が受信できるデータ形式に変換したのちに。

汎用バスインタフェース３ｅにより、汎用バス４におけ
るプロトコルに従って汎用バス４を介して制御装置２に
伝送する。

制御装置２のＣＰＵ２ａは、汎用バス４を介して伝送さ
れてくるデータを汎用バスインタフェース２ｄを介して
取り込み、その内部処理に使用する。

また、制御装置２は、プラントＢからのプロセスデータ
を入力して所定の制御処理を実行し、制御データをプラ
ントＢに出力するとともに、プラントＡとプラントＢを
協調動作するために制御装置１゜１′に出力するデータ
を汎用バス４を介してデータ変換装置３に伝送する。

これらのデータは、汎用バスインタフェース３ｅにより
、汎用バス４におけるプロトコルに従い、データ変換装
置３に取り込まれる。

データ変換装置３のＣＰＵ３ｃは、汎用バスインタフェ
ース３ｅを介して制御装置２から入力したデータを、制
御装［１，１’に対する伝送データとして一旦メモリ３
ｄに蓄積する。次いで、メモリ３ｄに蓄積した伝送デー
タを制御装置１，１′が受信できるデータ形式に変換し
たのちに、システムバスインタフェース３ａ　、　３ｂ
により、システムバスｌｂ、ｌｂ’におけるプロトコル
に従い、同時に制御装ｊｉｌｌ、１″に伝送する。

制御装置１，１′のＣＰＵ１ａ、ｌａ’は、システムバ
スｌｂ。

ｌｂ’を介して伝送されてくるデータをシステムバスイ
ンタフェースｌｃ、ｌｃ’を介して取り込み、その内部
処理に使用する。

このように、データ変換装置３を介し、制御装置１，１
′と制御装置２とのデータ伝送が適切に行なわれる。

」二連した実施例では、プラントＢを１つの制御装置２
によって制御しているが１本発明は、プラントＢを待機
系を備えた制御装置で制御する場合にも適用でき、かか
る場合の実施例を第３図に示す。

なお、同図において、第１図と同一部分には同一符号を
付している。

図において、制御装置ｉ２’は、制御装置ｆ！２と同一
に構成されている。プラントＢは、常時は制御装置２に
よって制御されている。そして、制御装置２に障害が発
生すると、制御装置２に代って制御装置２′がプラント
Ｂを制御する。

データ変換装置３′は、データ変換装置３と同一に構成
されており、制御装置１，１゛と制御装置２′の間のデ
ータ変換を実行する。データ変換装置３′と制御装置１
，１′はシステムバスｌｂ、　ｌｂ’により接続され、
データ変換装置３′と制御装置２′は汎用バス４′によ
って接続されている。

以上の構成で、制御装置２がプラントＢを制御している
ときには、上述と同様にしてデータ変換装置３を介し、
制御装置１，１′と制御装置２のデータ伝送がなされる
。

このとき、制御装置２′が待機状態になっているので、
データ変換装置３″から有意データがシステムバスＩｂ
、ｌｂ’に伝送されないので、データ変換装置３とデー
タ変換装置３′からシステムバスｌｂ、ｌｂ’にデータ
が同時に送出することかない。

また、制御装置１，１′からデータ変換装置３′を介し
て制御装置２′にデータが伝送されるが、制御装置２′
によりそのデータは取り込まれない。

そして、制御装置２に障害が発生し、制御装置Ｗ２が待
機状態に移行すると同時に制御装置２′が動作状態に移
行したときには、データ変換装置ｉ３’を介し、上述と
同様にして制御装置１，１′と制御装置２′のデータ伝
送がなされる。

ところで、上述した実施例では、制御装置１，１′が常
時平行に動作しているが、一方の制御装置１゜１′に障
害が発生したとき、その障害を発生した制御装置を切り
離し、他方の正常な制御装置のみがプラントを制御する
ようなシステムにも１本発明を適用することができる。

その場合、各システムバスのデータ伝送を監視し、一方
のシステムバスよりデータを受信してから所定時間内に
他方のシステムバスよりデータを受信できなかったとき
に、その他方のシステムバス側の制御装置に障害が発生
していると判断し、切り離しを行なうことができるゆなお、本発明は、上述したように、プラントを制御する
制御装置を相互接続する場合以外にも適用することがで
きる。

［発明の効果］以上説明したように、本発明によれば、二重化制御装置
から一重化制御装置への伝送データ。

および、一重化制御装置から二重化制御装置への伝送デ
ータは制御手段によりプロトコルが変換された状態で、
おのおののインタフェースを介して相手側の制御装置に
出力され、二重化制御装置と一重化制御装置の間のデー
タ伝送が適切に行なわれるという効果を得る。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるシステムを示すブロ
ック図、第２図はデータ変換装置の一例を示すブロック
図、第３図は本発明の他の実施例にかかるシステムを示
すブロック図である。１．１’、２・・・制御装置、ｌｂ、ｌｂ’・・・シス
テムバス。３．３′・・・データ変換装置、３ａ　、　３ｂ・・・
システムバスインタフェース、　３ｃ・・・ｃｐｕ　（
中央処理装置）、３ｄ・・・メモリ、　３ｇ・・・汎用
バスインタフェース。第２図

Claims

【特許請求の範囲】

二重化制御装置のおのおのと接続するための第１のイン
タフェースと、前記二重化制御装置とデータをやりとり
する一重化制御装置と接続するための第２のインタフェ
ースと、前記第１のインタフェースから入力した２系統
のデータの一致を判別し、一致したデータを前記第２の
インタフェースを介して前記一重化制御装置へ出力する
一方、前記第２のインタフェースから入力した伝送デー
タを前記第１のインタフェースから同時に前記二重化制
御装置へ出力することを特徴とするデータ変換装置。