JPH0512189A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH0512189A
JPH0512189A JP18930591A JP18930591A JPH0512189A JP H0512189 A JPH0512189 A JP H0512189A JP 18930591 A JP18930591 A JP 18930591A JP 18930591 A JP18930591 A JP 18930591A JP H0512189 A JPH0512189 A JP H0512189A
Authority
JP
Japan
Prior art keywords
bus
input
output
extension
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18930591A
Other languages
English (en)
Inventor
Yoshitaka Nakao
嘉隆 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18930591A priority Critical patent/JPH0512189A/ja
Publication of JPH0512189A publication Critical patent/JPH0512189A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 増設バスアダプタによる障害の切り分けを容
易とし、装置の稼働性を高める。 【構成】 増設バスアダプタ1を介して基本入出力バス
100 から増設入出力バス101 へのデータの受け渡しが行
われているとき、増設バスアダプタ2の記憶回路21は
基本入出力バス100 上のデータを記憶する。比較回路2
2は増設入出力バス101 上のデータと記憶回路21のデ
ータとを比較する。比較回路22は不一致を検出すると
フラグ23をセットするとともに、増設バスアダプタ1
のフラグ11をセットする。増設バスアダプタ1はフラ
グ11がセットされると、基本入出力バス100 および増
設入出力バス101 から切り離される。増設バスアダプタ
2はフラグ23がセットされると、以後基本入出力バス
100 と増設入出力バス101 との間のデータの受け渡しを
行う。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は情報処理システムに関し、特に増
設バスアダプタを用いて基本入出力バスと増設入出力バ
スとの間を接続する情報処理システムに関する。
【0002】
【従来技術】従来、この種の情報処理システムにおいて
は、図2に示すように、演算処理装置3と主記憶装置4
と入出力装置5とが接続された基本入出力バス100 と、
入出力装置6が接続された増設入出力バス101 とを接続
するために増設バスアダプタ7が設けられている。この
増設バスアダプタ7は基本入出力バス100 と増設入出力
バス101 とに夫々接続され、基本入出力バス100 と増設
入出力バス101 との間でデータのやりとりを行ってい
る。
【0003】このような従来の情報処理システムでは、
基本入出力バス100上の演算処理装置3が増設入出力バ
ス101 上の入出力装置6に対して起動をかけたとき、主
記憶装置4と入出力装置6との間でデータの受け渡しが
行われるが、これら一連の動作を監視する機能を有して
おらず、しかも増設バスアダプタ7は一系統しか設けら
れていなかった。そのため、主記憶装置4と入出力装置
6との間でデータの受け渡しが行われているときに障害
が発生しても、その障害の原因を究明することが難しい
という問題がある。また、増設バスアダプタ7で障害が
発生すると、この増設バスアダプタ7を介して行われる
主記憶装置4と入出力装置6との間でのデータの受け渡
しが不可能になるという問題がある。
【0004】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、増設バスアダプタによ
る障害の切り分けを容易に行うことができ、障害が発生
しても基本入出力バスと増設入出力バスとの間のデータ
の受け渡しを可能とし、装置の稼働性を高めることがで
きる情報処理システムの提供を目的とする。
【0005】
【発明の構成】本発明による情報処理システムは、演算
処理装置が接続された基本入出力バスと入出力装置が接
続された増設入出力バスとを接続する接続手段と、前記
基本入出力バス上の信号と前記増設入出力バス上の信号
とを比較する比較手段とを各々有する第1および第2の
増設バスアダプタを設け、前記第2の増設バスアダプタ
の比較手段で不一致が検出されたときに前記第1の増設
バスアダプタの接続手段の接続動作を抑止し、前記第2
の増設バスアダプタの接続手段によって前記基本入出力
バスと前記増設入出力バスとを接続するようにしたこと
を特徴とする。
【0006】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0007】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、基本入出力バス100 には演
算処理装置3と主記憶装置4と入出力装置5とが接続さ
れ、増設入出力バス101 には入出力装置6が接続されて
いる。
【0008】これら基本入出力バス100 と増設入出力バ
ス101 との間には増設バスアダプタ1,2が設けられて
おり、増設バスアダプタ1,2を介して演算処理装置
3、主記憶装置4、入出力装置5と入出力装置6との間
でデータの受け渡しが行われる。尚、本実施例では増設
バスアダプタ1,2においてデータの受け渡しを行うた
めの回路は省略している。
【0009】増設バスアダプタ2の記憶回路21は基本
入出力バス100 上のデータまたは増設入出力バス101 上
のデータを記憶し、記憶したデータを比較回路22に出
力する。比較回路22は基本入出力バス100 上のデータ
または増設入出力バス101 上のデータと記憶回路21の
データとを比較し、その比較結果は増設バスアダプタ1
のフラグ11と増設バスアダプタ2のフラグ23とに夫
々格納される。
【0010】増設バスアダプタ1のフラグ11がセット
されると、増設バスアダプタ1は基本入出力バス100 お
よび増設入出力バス101 から切り離され、以後増設バス
アダプタとして機能しなくなる。また、増設バスアダプ
タ2のフラグ23がセットされると、基本入出力バス10
0 と増設入出力バス101 との間のデータの受け渡しが増
設バスアダプタ2を介して行われるようになる。
【0011】尚、増設バスアダプタ1にも基本入出力バ
ス100 上のデータまたは増設入出力バス101 上のデータ
を記憶する記憶回路と、基本入出力バス100 上のデータ
または増設入出力バス101 上のデータと記憶回路のデー
タとを比較する比較回路と、運用系の増設バスアダプタ
に障害が発生したことを通知するフラグとが設けられ、
増設バスアダプタ2にも自回路に障害が発生したことを
通知するフラグが設けられているが、それらの回路は図
示していない。
【0012】この図1を用いて本発明の一実施例の動作
について説明する。ここで、増設バスアダプタ1が運用
系として用いられ、増設バスアダプタ2が監視系として
用いられているものとする。
【0013】演算処理装置3が増設入出力バス101 に接
続された入出力装置6に対して起動をかけると、運用系
の増設バスアダプタ1を介して主記憶装置4と入出力装
置6との間でデータの受け渡しが行われる。このとき、
監視系の増設バスアダプタ2では主記憶装置4から基本
入出力バス100 に出力されたデータが記憶回路21に記
憶される。
【0014】主記憶装置4から基本入出力バス100 に出
力されたデータは運用系の増設バスアダプタ1に取り込
まれた後に増設入出力バス101 に出力され、増設入出力
バス101 から入出力装置6に入力される。このとき、監
視系の増設バスアダプタ2では比較回路22によって運
用系の増設バスアダプタ1から増設入出力バス101 に出
力されたデータと記憶回路21に記憶されたデータとを
比較する。すなわち、比較回路22は基本入出力バス10
0 上のデータと増設入出力バス101 上のデータとを比較
する。
【0015】その結果、比較したデータが異なっていた
場合には比較回路22はフラグ23をセットするととも
に、運用系の増設バスアダプタ1および演算処理装置3
にエラー信号を出力する。
【0016】運用系の増設バスアダプタ1では比較回路
22からのエラー信号によってフラグ11がセットされ
るので、基本入出力バス100 および増設入出力バス101
から切り離される。
【0017】一方、監視系の増設バスアダプタ2ではフ
ラグ23がセットされると、運用系に切り替わったこと
を認識するので、以後基本入出力バス100 と増設入出力
バス101 との間のデータの受け渡しは増設バスアダプタ
2を介して行われることになる。
【0018】次に、増設入出力バス101 に接続された入
出力装置6から基本入出力バス100に接続された演算処
理装置3にデータが送出されると、運用系の増設バスア
ダプタ1を介して入出力装置6と演算処理装置3との間
でデータの受け渡しが行われる。このとき、監視系の増
設バスアダプタ2では入出力装置6から増設入出力バス
101 に出力されたデータが記憶回路21に記憶される。
【0019】入出力装置6から増設入出力バス101 に出
力されたデータは運用系の増設バスアダプタ1に取り込
まれた後に基本入出力バス100 に出力され、基本入出力
バス100 から演算処理装置3に入力される。このとき、
監視系の増設バスアダプタ2では比較回路22によって
運用系の増設バスアダプタ1から基本入出力バス101に
出力されたデータと記憶回路21に記憶されたデータと
を比較する。すなわち、比較回路22は基本入出力バス
100 上のデータと増設入出力バス101 上のデータとを比
較する。
【0020】その結果、比較したデータが異なっていた
場合には比較回路22はフラグ23をセットするととも
に、運用系の増設バスアダプタ1および演算処理装置3
にエラー信号を出力する。
【0021】運用系の増設バスアダプタ1では比較回路
22からのエラー信号によってフラグ11がセットされ
るので、基本入出力バス100 および増設入出力バス101
から切り離される。
【0022】一方、監視系の増設バスアダプタ2ではフ
ラグ23がセットされると、運用系に切り替わったこと
を認識するので、以後基本入出力バス100 と増設入出力
バス101 との間のデータの受け渡しは増設バスアダプタ
2を介して行われることになる。尚、増設バスアダプタ
2が運用系として用いられ、増設バスアダプタ1が監視
用として用いられる場合にも、上述の処理と同様にして
行われる。
【0023】このように、増設バスアダプタ1,2のう
ち一方を介して基本入出力バス100と増設入出力バス101
との間のデータの受け渡しが行われているとき、他方
の増設バスアダプタ2,1によって基本入出力バス100
上のデータと増設入出力バス101 上のデータとを比較し
て監視することによって、増設バスアダプタ1,2によ
る障害の切り分けを容易に行うことができ、障害を容易
に究明することができる。また、運用系として用いてい
る増設バスアダプタ1,2で障害が発生しても、監視系
として用いている増設バスアダプタ2,1を運用系に切
り替えることによって、増設バスアダプタ1,2による
障害障害が発生しても基本入出力バス100 と増設入出力
バス101 との間のデータの受け渡しが可能となり、処理
を続行することが可能となるので、装置の稼働性を高め
ることができる。
【0024】
【発明の効果】以上説明したように本発明によれば、第
1の増設バスアダプタによって基本入出力バスと増設入
出力バスとが接続されているとき、第2の増設バスアダ
プタで基本入出力バス上の信号と増設入出力バス上の信
号とを比較し、その結果不一致が検出されたときに第1
の増設バスアダプタによる基本入出力バスと増設入出力
バスとの接続を抑止し、第2の増設バスアダプタによっ
て基本入出力バスと増設入出力バスとを接続するように
することによって、第1および第2の増設バスアダプタ
による障害の切り分けを容易に行うことができ、障害が
発生しても基本入出力バスと増設入出力バスとの間のデ
ータの受け渡しを可能とし、装置の稼働性を高めること
ができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】従来例の構成を示すブロック図である。
【符号の説明】
1,2 増設バスアダプタ 3 演算処理装置 4 主記憶装置 5,6 入出力装置 11 フラグ 21 記憶回路 22 比較回路 23 フラグ

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 演算処理装置が接続された基本入出力バ
    スと入出力装置が接続された増設入出力バスとを接続す
    る接続手段と、前記基本入出力バス上の信号と前記増設
    入出力バス上の信号とを比較する比較手段とを各々有す
    る第1および第2の増設バスアダプタを設け、前記第2
    の増設バスアダプタの比較手段で不一致が検出されたと
    きに前記第1の増設バスアダプタの接続手段の接続動作
    を抑止し、前記第2の増設バスアダプタの接続手段によ
    って前記基本入出力バスと前記増設入出力バスとを接続
    するようにしたことを特徴とする情報処理システム。
JP18930591A 1991-07-03 1991-07-03 情報処理システム Pending JPH0512189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18930591A JPH0512189A (ja) 1991-07-03 1991-07-03 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18930591A JPH0512189A (ja) 1991-07-03 1991-07-03 情報処理システム

Publications (1)

Publication Number Publication Date
JPH0512189A true JPH0512189A (ja) 1993-01-22

Family

ID=16239116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18930591A Pending JPH0512189A (ja) 1991-07-03 1991-07-03 情報処理システム

Country Status (1)

Country Link
JP (1) JPH0512189A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118468A (ja) * 2013-12-17 2015-06-25 株式会社東芝 プログラマブルコントローラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118468A (ja) * 2013-12-17 2015-06-25 株式会社東芝 プログラマブルコントローラ

Similar Documents

Publication Publication Date Title
KR100293950B1 (ko) 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법
JPH0512189A (ja) 情報処理システム
JPH06343074A (ja) 耐故障性システム
JP2003242048A (ja) バスシステム
JP3261014B2 (ja) データ処理システムにおけるモジュール交換方法および自己診断方法
JPS62271150A (ja) 共通バス構造におけるエラ−処理方式
JPH06175868A (ja) 二重化計算機故障監視方法
JPH04235656A (ja) チャネル装置制御方式
JPS61134846A (ja) 電子計算機システム
JPS628832B2 (ja)
JPS6232739A (ja) 切換制御方式
JPH096638A (ja) 二重化計算機システム及びその切り替え装置
JPH0191547A (ja) 共通バスシステム
JPS63285053A (ja) 網管理装置の障害処理方式
JPH06327055A (ja) 制御方式
JPH03171233A (ja) 二重化情報処理装置
JPH05128011A (ja) フアームウエア制御方式
JPS63217401A (ja) デ−タ変換装置
JPH0588928A (ja) 二重化装置
JPH05197448A (ja) 無停止型コンピュータのマザーボード
JPH01223859A (ja) データ通信処理装置二重化システム
JPS59139423A (ja) 汎用インタフエ−ス装置
JPH0589032A (ja) 情報処理装置
JPH0594380A (ja) 二重化メモリ装置
JPS6349849A (ja) デ−タ処理装置